• 首页
  • 设备材料
  • 芯片设计
  • 晶圆制造
  • 封装测试
  • 湾芯展
首页> tag列表> UCIe>
  • UCIe标准的最新Chiplet技术解析" />
    芯动兼容UCIe标准的最新Chiplet技术解析

    近日,芯动科技高速接口IP三件套之明星产品--Innolink™ Chiplet互连解决方案,相继亮相第二届中国互连技术与产业大会、智东西Chiplet公开课。芯动科技技术总监高专分享了两场专业演讲,就行业Chiplet技术热点和芯动Innolink™ Chiplet核心技术,与腾讯、阿里、中兴、百度、是得科技等知名企业,以及中科院物理所、牛津大学、上海交大等学术科院领域名家交流分享,共同助推Chiplet互连技

    半导体
    2023.08.16
  • UCIe产业联盟的国产EDA" />
    芯和半导体成为首家加入UCIe产业联盟的国产EDA

    2022年4月**日,中国上海讯——国产EDA行业的领军企业芯和半导体近日宣布正式加入UCIe(Universal Chiplet Interconnect Express)产业联盟。芯和半导体早在去年年底已全球首发了“3DIC先进封装设计分析全流程”EDA平台,是其成为首家加入UCIe联盟的中国本土EDA企业的关键推动力。

    半导体
    2022.04.29
  • UCIe标准的Chiplet解决方案" />
    Innolink-国产首个物理层兼容UCIe标准的Chiplet解决方案

    中国IP和芯片定制及GPU赋能型领军企业芯动科技宣布率先推出国产自主研发物理层兼容UCIe标准的IP解决方案-Innolink™ Chiplet,这是国内首套跨工艺、跨封装的Chiplet连接解决方案,且已在先进工艺上量产验证成功!

    半导体
    2022.04.12
申请专栏作者
半导体行业观察
摩尔芯闻

热门文章 本日 七天 本月

  • 1 摩尔线程联合五一视界,共建全栈国产化的物理AI仿真体系
  • 2 Manz 亚智科技携手 XTPL 开发半导体超精细点胶设备解决方案
  • 3 算力变局,CPU迎来AI的“黄金”时代
  • 4 筑牢数据“隐形防线”:英特尔与谷歌联合强化 TDX 1.5 可靠性
  • 5 存储超级周期下的真伪较量:DDR4泡沫破裂与DDR5价值凸显
  • 1 摩尔线程联合五一视界,共建全栈国产化的物理AI仿真体系
  • 2 Manz 亚智科技携手 XTPL 开发半导体超精细点胶设备解决方案
  • 3 算力变局,CPU迎来AI的“黄金”时代
  • 4 能文能武!智元机器人天团与王心凌王鹤棣同台炸场跨晚
  • 5 筑牢数据“隐形防线”:英特尔与谷歌联合强化 TDX 1.5 可靠性
  • 1 深耕嵌入式技术,德州仪器的底气
  • 2 Chiplet革命,西门子EDA如何赋能商业化落地?
  • 3 智算产业竞争加剧:国产芯片与场景应用如何更好携手前行?
  • 4 从“更快”到“更省”:AI下半场,TPU重构算力版图
  • 5 透过ASML 2025全年财报,看增长背后的结构变化

热门评论

热门搜索

  • 半导体
  • 小米
  • 高通
  • 安卓
  • 芯片
  • 摄像头
  • 融资
  • 出门问问
  • 24K
  • 游戏
  • 半导体
  • 摄像头

©2025 半导体行业观察 Copyright©2023 芯算智能科技(扬州)有限公司 苏ICP备2025200240号-2 皖公网安备 34019202000656号

联系我们