人工智能时代，EDA巨变

在日前的ICCAD 2025峰会演讲中，芯和半导体科技（上海）股份有限公司（以下简称“芯和”）创始人兼总裁代文亮博士直言：“AI正在引领的是第四代工业革命，AI在云、管、端各个领域都有渗透，且应用场景越来越多。但对于AI而言，底层的AI算力才是决定其走势的关键。”
 
众所周知，随着模型越来越大，AI对芯片算力的要求大幅攀升，叠加当前摩尔定律放缓带来的影响，传统的单芯片SoC的设计模式已经不再满足终端的需求。于是，为了实现芯片设计的设计范式跃迁，芯片的整条供应链也正在发生新的转变。
 
芯和正从EDA方面给行业提供新的参考。


 
芯片设计变了
 
“半导体产业正在经历‘合久必分、分久必合’的演进过程。”代文亮在演讲中首先用八个字概括了芯片架构变化逻辑。
 
他表示，在早期，SoC通过高度集成满足多功能需求，但随着制程逼近2nm，芯片面积、良率、功耗与成本问题同步放大。与此同时，先进制程、模拟器件、存储、光通信等模块对制造工艺的要求各不相同，在一颗SoC中融合多种工艺越来越困难。
 
但如上所述，AI 的到来，让更强算力的芯片成为迫切需求。在这种环境，Chiplet模式就成为自然选择。
 
“通过将不同功能模块以‘芯粒’形式拆分，并借助先进封装完成系统级集成，一方面可以显著提升良率与灵活性，另一方面也为多工艺异构集成开辟现实路径。”代文亮介绍说。在他看来，这种拆分的模式能够给芯片性能的提升带来巨大利好，先进封装的发展比我们想象的快很多，随着先进封装持续演进，其对系统性能的影响已经不亚于制程节点。
 
“从SoC向CoWoS，带宽提升4~8倍。进一步走向SoW（System on Wafer），规模提升可达40倍。”代文亮在演讲中表示。展望未来，代文亮预言道，Chiplet与HBM、硅光、供电模块的系统级融合，将成为算力升级的核心引擎。在不远的将来，封装的重要性甚至可能超过晶圆制造。
 
随着Chiplet成为潮流，如何将这些“芯粒”连起来，就成为了大家关注的目标，UCIe的诞生就解决了上述问题。然而，随着而来的范式转变，又给芯片设计带来挑战。“一开始我们做计算、存储、IO，然后做架构。现在，我们还要考虑供电和散热，这给建模、设计、仿真和工艺等流程带来的难度急剧增加。”代文亮举例说。
 
但正如大家所见，光靠一个芯片的性能还是不够，于是集群就成为了产业追逐的目标，进而引发更多的问题。如在互联网方面，因为铜缆带宽是有限的，就需要可插拔光互联提供支持。为了进一步提升，产业开始考虑把硅光往晶圆上做，以获得更高的带宽。这种转变同样给芯片行业带来不同的要求。
 
代文亮指出，以前EDA厂商协助客户做芯片，不需要关心下游应用。但进入AI时代，AI大数据芯片不但要涉及Scale up，还要演进到Scale out、Scale cross，且无中心化。在这种需求的推动下，芯片设计团队从过去只需对接Foundry工艺，进展到现在需要同时考虑封装、材料、散热、供电、互联、系统架构。“Chiplet不是一个部门的事，而是一整套系统协同工程。”代文亮指出，在他看来，EDA必须从芯片层走向系统层，打通IP、封装、板级、整机，实现真正的全流程协同。
 
“AI正牵引集成电路行业迈入STCO（System Technology Co-Optimization）时间。”代文亮博士强调。“芯和EDA为AI而生”，代文亮补充说。
 
用AI成就AI
 
面对这种范式转变，代文亮博士告诉半导体行业观察：“EDA可能要有很大的改变，且一定要借助AI。”在此前举办的技术大会上，芯和EDA也宣布：将全力推进“为AI而生”的战略定位，执行EDA FOR AI和AI+EDA 双线并进的策略：
 
所谓EDA FOR AI，是指芯和凭借在 Chiplet、封装与系统领域的长期积淀及多物理场仿真分析的技术优势，芯和半导体已在 “从芯片到系统全栈 EDA” 领域建立先发优势，全方位支撑AI算力芯片、AI 节点 Scale-Up 纵向扩展与 AI 集群 Scale-Out 横向扩张，保障 AI 算力稳定输出。
 
至于AI+EDA，则指芯和首次在EDA中加入了“XAI 智能辅助设计” 核心底座，从建模、设计、仿真、优化等多方面赋能，推动 EDA 从传统 “规则驱动设计” 演进为 “数据驱动设计”，大幅提升设计效率，标志着国产EDA正式跨入AI时代。
 
在ICCAD现场，芯和还展示了公司的三大核心平台：Chiplet先进封装设计平台、封装/PCB全流程设计平台及集成系统仿真平台。三大平台全面对标，赋能 AI 硬件设施设计——从芯片级、节点级到集群级的算力、存储、供电和散热挑战。同时，通过六大行业解决方案——Chiplet 先进封装解决方案、射频解决方案、存储解决方案、功率解决方案、数据中心解决方案、智能终端解决方案，实现全方位部署和落地。
 
值得一提的是，芯和半导体在ICCAD现场还展示了自主研发的“XAI 智能辅助设计” 核心底座，将四大智能体融入 EDA 流程中，从建模、设计、仿真、优化等多方面赋能，推动 EDA 从传统 “规则驱动设计” 演进为 “数据驱动设计”。EDA+AI的力量，正迎面 AI 时代日益艰巨的挑战：
 
设计建模：EDA 仿真需要高精度的建模，传统方法极为耗时。芯和将神经网络和生成对抗网络等 AI 算法，融合多物理场仿真工具，实现常用器件快速、准确的建模、校准和验证，器件全面覆盖芯片先进工艺（PDK、3DIC TSV、DTC）、封装与PCB板材、器件模块（功率器件、射频模组）及接口与互连（高速 I/O 接口、线缆、天线）。同时，借助 AI 模型预测，不但能显著提升仿真效率和精度，还能避免企业暴露核心设计参数，保护知识产权。
 
仿真预测：芯和基于自研的“场-路-热-应力-流体”多物理场仿真引擎打造了“仿真预测智能体”，覆盖从芯片、3DIC、封装、板级到集成系统的设计全流程，能快速预测“电流、电压、温升、电场、磁场、流场、应力场”等关键性能指标，实现“设计即所得”，同时缩短设计到量产周期。
 
此外，芯和具备大规模参数空间探索能力，能帮助设计师在多设计变量组合中快速找到最优解，从而推进异构集成系统设计从“规则驱动”向“数据智能驱动”转型。
 
在芯和看来，这一转变并非一蹴而就，而是一个持续演进、迭代的过程。通过与合作伙伴在Chiplet、先进封装、系统设计等场景中的积极协作，芯和深刻洞察了用户需求，AI+EDA 工具就能不断发现、吸收新的知识、参数模式与工程经验，持续学习、迭代，让EDA工具从‘被动工具向‘主动协同者’直至‘真正的劳动力’进化。
 
芯和认为，人工智能的下一步将是物理AI时代，届时“多物理仿真引擎技术”技术拥有巨大的潜力。而公司由AI驱动的设计、验证、仿真与系统性协同的解决方案，将在这个阶段迸发更大的动能。