来源：内容转来自「
technews，
」，
作者痴汉水球
，谢谢。
2021 年3 月，拥有MIPS 的Wave Computing，宣布放弃MIPS 指令集，转向RISC-V，刚好跟当代两位合着两本经典教科书（白算盘、计量方法）的RISC 大师有所关联：创造MIPS 的John Hennessy，与带领RISC-V 研发团队的David Patterson。
对于经历过SGI 绘图工作站与Irix 作业系统全盛时期的老一辈IT 人，或着一路读着他们著作成长的科班人士，看到昔日高高在上的RISC 诸神，继PA-RISC、Alpha、IA-64后（加上看似岌岌可危的SPARC），又将再消失一个，想必内心多少有股不胜唏嘘之感。
然后很可笑的，几乎所有的媒体报导，都千篇一律耗费大量篇幅去解释「什么是指令集架构（ISA, Instruction Set Architecture），为什么这么重要」，仿佛计算机结构（Computer Architecture）一词由来过去数十年来从不存在，到今天才从天上掉下来。高谈阔论「RISC 指令集的先天优势」就更好笑了，先别提这些老早就是教科书的基本知识，这些人是没看到20 世纪末期是如何上映「RISC 诸神的黄昏」吗？
言归正传。问世于2010 年，由当代计算机结构大师David Patterson 所领导的RISC-V（第五代RISC 架构）指令集，因其开源与可自订客制化指令的特性，加上ARM 自身节节高升的研发开销与营运成本，都羊毛出在羊身上的转嫁到授权费用，而NVIDIA 企图并购ARM 的举动，更进一步危及中立性。近期外传英特尔想以20 亿美元代价并购SiFive、并确定将在2022 年发表7纳米制程、SiFive 高效能核心Performance P550 的Horse Creek 处理器，更让RISC-V 得到越来越多关注的目光。
RISC-V 早已得到科技大厂的青睐。NVIDIA 从2016 年，就在GPU 内导入RISC-V 指令集的Falcon（Fast Login Controller）微控制器，翻新使用超过十年的旧架构。
NVIDIA 内部的RC18 推论处理器研究案，也是整合RISC-V 指令集相容处理器为I/O 元件核心，实现每秒128 兆次的推论执行，且功耗只有13.5 瓦。
此外，Western Digital 与Seagate 这两间硬碟机双雄，也选择自研RISC-V 处理器，作为新一代硬碟机／固态硬碟机的控制芯片，一年出货单位都以「10 亿」起跳。David Patterson 本人2016 年加入Google，也让人不禁遐想，这间一向鸭子划水的云端巨头，是不是又要搞出啥惊天动地的大事。
即使RISC-V 的发展看似前途似锦，但一般人可能还是对历史演进一头雾水，所以笔者就整理历届HotChips（及柏克莱大学内部教材）这个在处理器业界极具影响力的活动，并附上简报网址，方便各位瞧瞧RISC-V 是怎么一步一步走过来的，又是如何展现应用多样性。
RISC-V 首度在HotChips 亮相，并展示基于IBM 45 纳米SOI 晶圆制程的RISC-V 处理器与「Rocket」实作微架构。值得一提的是，除了大名鼎鼎的David Patterson，成立于2015 年的SiFive，三名创办人Krste Asanović、Yunsup Lee、Andrew Waterman 均赫然在列。
（Source：The RISC-V Instruction Set）
这年RISC-V 并未出现在活动议程，但他们还是留下这张照片。
这届HotChips 让笔者最有印象的，莫过于AMD 的议程是有点搞笑的ARM 版本Opteron「Seattle」。
刚好在HotChips 活动前，柏克莱大学出现这份教材，解释「为何指令集应该免费开放」，并且明示RISC-V 相较其他开源RISC 指令集的优势，包含预留定址模式、压缩指令编码版本和128 位元定址等等。
柏克莱大学实验性的28 纳米制程RISC-V 向量处理器，不过重点还是摆在RISC-V 相对ARM 的优越性。
开源的Rocket 纯量核心。NVIDIA 第一代RISC-V Falcon 就是以其为基础。
2015 年底公布16 位元指令编码长度的压缩版RISC-V 规范，类似ARM 的Thumb 与MIPS 的MIPS16。
刚成立不久的SiFive 发表业界第一颗开源的RISC-V 芯片：Freedom E310 微控制器，台积电180 纳米制程，面积6 平方公厘。
不限RISC-V 的发迹地柏克莱大学，开始也有其他学校共襄盛举。
某间软硬件开发顾问公司用FPGA 变出1,680 个RISC-V 核心的参考设计框架。
SiFive 共同创办人讲解RISC-V 的历史与全貌，并提及以2010 年夏天「三个月即可实现的处理器专案」为起点，希望设计出更干净指令集架构的往事。
介绍RISC-V 的生态系统，姑且不论里面究竟有多少「水分」。
阿里巴巴也加入战局，研发针对人工智能物联网（AIoT）的RISC-V 芯片。
瑞士联邦政府1854 年成立的研究机构，透过Chiplet 多芯片包水饺，做出名为Manticore 的4,096 核心怪物，目标在高效能浮点运算能比肩Fujitsu A64FX 与NVIDIA A100。
柏克莱大学研究的整合式系统单芯片设计模拟与实作环境。
不限于CPU，美国理工大学排名前三名的乔治亚理工学院，也将RISC-V 延伸到GPGPU 应用。
以下是预定今年8 月的HotChips 33 议程，也许过一阵子会变得更多也说不定。
这也是学术研究案，目标在提升RISC-V处理器的安全性。
-
Morpheus II: A RISC-V Security Extension for Protecting Vulnerable Software and Hardware（Todd Austin, University of Michigan）
RISC-V 也开始「渗透」到开放式架构的5G 基地台。
-
Architecting an Open RISC-V 5G and AI SoC for Next Generation 5G Open Radio Access Network（Sriram Rajagopal, EdgeQ）
出现「Tensor」（张量）这关键字，对NVIDIA GPU 不陌生的读者一定马上想起这是什么。
-
Accelerating ML Recommendation with over a Thousand RISC-V/Tensor Processors on Esperanto's ET-SoC-1 Chip（David Ditzel, Esperanto Technologies）
基于「CORDIC」（座标旋转）的三角函数硬件加速器。
-
A CORDIC-based Trigonometric Hardware Accelerator with Custom Instruction in 32-bit RISC-V System-on-Chip（Khai-Duy Nguyen; University of Electro-Communications）
这样一路看下来，相信各位大概知道一件事：对RISC-V 最有兴趣的对象，无非「不想付钱给ARM，自己有本钱开芯片的大厂」、「想省掉ARM 授权金，因此找免费方案的新创公司」、以及「连钱都没得付的学术机构」。
但即使RISC-V 的发展势头，乍看之下「枝繁叶茂」差可比拟，但回到「RISC-V 能否彻底取代ARM 甚至x86」这个大哉问，笔者对此保持比较悲观的看法。天底下没有免费的午餐，当厂商充分享受针对特定应用而客制化指令集时，势必造成版本与软体分裂化，这也几乎注定RISC-V 很容易变成「每个人自己玩自己的」，这对一套指令集的长期发展，绝对不是好事，要不然Linus Torvalds 也不会为了AVX-512 暴走。
更何况也是最重要的，一套成功的指令集架构，如同「成功的男人背后都有一个伟大的女人」、「傲娇的公主身边都有一位万用的男人」，都有起码一个地位举足轻重的作业系统支撑存在价值，像x86 有Windows，ARM 有Android，那RISC-V 呢？目前看不出来，但Google 的态度可能是最重要的关键。
看在David Patteron 已在Google 工作的份上，是不是足以取代现有英特尔、AMD、IBM 的高效能RISC-V 泛用处理器，是不是已经在Google 资料中心某排机柜内默默服役了？Google 是否也看坏ARM 的未来，为此主动「加码」RISC-V？这一切还很有得瞧。
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第2724内容，欢迎关注。
『
半导体第一垂直媒体
』
实时 专业 原创 深度
识别二维码
，回复下方关键词，阅读更多
晶圆｜集成电路｜设备
｜汽车芯片｜存储｜MLCC｜英伟达｜模拟芯片
回复
投稿
，看《如何成为“半导体行业观察”的一员 》
回复
搜索
，还能轻松找到其他你感兴趣的文章！
