硅芯科技：从DTCO到STCO，先进封装时代2.5D/3D EDA+重构新范式

2026年5月27日，2.5D／3DIC集成与封装大会在无锡国际会展中心召开。

作为聚焦先进封装关键技术与产业化落地的专题论坛，本场会议围绕AI芯片封装、2.5D／3D集成、混合键合、EDA、先进封装测试、陶瓷转接板、热压与除泡、TCB键合、激光制造、磨划切设备以及射频处理综合系统等议题展开，讨论重点从概念判断进一步转向工艺可实施性、设备能力、测试覆盖、良率控制和产业协同。

在活动现场，珠海硅芯科技有限公司创始人兼CEO赵毅带来《先进封装时代下2.5D/3D EDA+重构新范式：全流程设计、仿真与验证的STCO协同创新》的主题演讲。

珠海硅芯科技有限公司创始人兼CEO赵毅

赵毅指出，2.5D/3D堆叠并非简单地将芯片封装在一起，而是涉及从系统架构、Die拆分、IO规划、布局布线、仿真验证到测试的全流程重构。传统单芯片设计中的DTCO已难以覆盖多芯片系统的复杂性，先进封装时代需要面向系统、工艺和工具链协同的新方法——即STCO。

堆叠是后摩尔时代的必经之路

赵毅认为，随着单芯片制程微缩的边际效益递减、成本效益比持续走低，加上光罩尺寸的限制，走堆叠路线已成为后摩尔时代的必然选择。无论是横向2.5D堆叠还是纵向3D堆叠，都是突破单芯片设计瓶颈的关键路径。值得注意的是，只有堆叠裸片并进行垂直互联，才能称之为“真3D”。在各类商业化产品中，堆叠的底层逻辑分为两类：功能性需求（如Logic Die与HBM之间需要超高带宽，微系统混合堆叠涉及数字、模拟、射频等特殊场景）和物理性需求（如互联信号完整性、电源完整性、热应力分析等）。

实现这些需求的路径也有两条：一是将已做好的裸片封装互联，二是将一颗SoC拆分为多颗小芯片，再设计并用特定工艺互联——后者对设计方法学提出了全新挑战。

赵毅强调，单芯片设计时代，做好DTCO已非易事；进入多芯片系统，难度呈指数级上升。整个设计流程、工具链和方法学都必须重构。首先是顶层系统架构探索与规划：每颗Die可以采用不同制程、不同功能，堆叠方式各异，甚至同构堆叠（如FPGA拆分为多颗）与异构堆叠（数字+模拟+射频）并存。

架构早期就需要确定工艺选型、互联方式，并完成单芯片建模、多芯片建模、高层次功能仿真和物理模型预分析。其次，IO的设计与分布必须从全局互联角度出发，而非单芯片视角——这一点与近期行业热议的“寻求最优路径”直接相关，只有从架构层面为细节布线的路径优化做好铺垫，才能真正释放高密度互联的工艺价值。

在物理设计层面，布局布线不能再孤立进行。必须实现从Chiplet到基板（Substrate）再到信号路由的多层级协同设计优化（co-design）。电源网络布线算法与单芯片完全不同，高密度互联下的差分对、高速接口布线以及电源网络分布都需要全新的子引擎。对于纵向3D堆叠，更是需要完全新的引擎，并且设计和仿真必须同步进行——边布线、边设计、边看性能，才能将“最优路径”发挥到极致。

仿真、测试与验证：多维约束下的全新挑战

仿真层面，多芯片集成系统面临三大难题：跨工艺、跨层级以及仿真前移。赵毅指出，传统“设计完成后再仿真”的模式周期过长，而采用边布线边仿真的协同方式，一个迭代流程可缩短至十多天。对于先进封装普遍关注的翘曲问题，不能仅靠仿真“亡羊补牢”，而应贯彻“可靠性是设计出来的”理念，在架构设计早期就进行应力分布分析。

测试环节在堆叠芯片时代已成为第一刚需——不能因为一颗小芯片的缺陷而废弃整个堆叠系统。缺陷机制和生成方式都是全新的，测试电路也必须随之变革，需要全新的多芯片测试方法学和新标准。IEEE 1838标准（2019年发布）正是为此而生，硅芯科技有幸参与了该标准的制定。验证环节同样面临新挑战：横向和纵向堆叠引入了大量新的物理规则，EDA工具需要与工艺厂共同挖掘这些规则，并适配相应的验证引擎。

硅芯科技：2.5D/3D EDA平台与EDA+生态

赵毅介绍了硅芯科技推出的2.5D/3D EDA平台“3Sheng”。公司从2008年开始布局，至今已有近18年的技术积累，与产业链上下游深度合作。该平台最大的特点是实现了从Chiplet到中介层再到基板的全流程协同设计优化，并整合了性能、成本等多维度分析。应用场景覆盖超大规模数字芯片、超异构数字+模拟+射频混合集成，以及硅光集成。赵毅预告，今年年底将有一颗采用该工具链设计的3D EIC+PIC芯片完成。

最后，赵毅提出 “EDA+” 的概念：先进封装时代需要的不是一套孤立的工具，而是EDA+工艺+堆叠场景的深度融合。只有深度适配工艺，设计公司才能真正利用好先进工艺的性能。EDA作为贯穿各个环节的桥梁，需要与工艺、设备、材料、设计公司和科研机构协同联动。本次大会上，硅芯科技联合多家伙伴打造了先进封装生态联合展区，正是为了推动这一协同创新。

结语

赵毅总结道，从6月份开始，中国半导体在堆叠这一新范式、新设计框架下将迎来一轮大的爆发。无论是大架构的堆叠还是小到路径的寻优，其核心在于整体从系统到端到端每个环节的协同，以及与工艺的深度匹配。只有重构设计方法学、打造全新的EDA工具链，才能真正释放先进封装高密度互联的价值，为后摩尔时代的芯片创新开辟新路径。