从CoWoS到玻璃基板：宏茂微电子解读2.5D异构集成封装技术新趋势

5月28日，宏茂微电子（上海）有限公司首席科学家郭一凡博士在未来半导体生态大会上发表了题为《2.5D异构集成封装技术发展趋势》的分享。

宏茂微电子（上海）有限公司首席科学家郭一凡博士

郭一凡博士结合近半年来行业的最新动态，系统阐述了人工智能算力需求对先进封装技术的驱动，以及高带宽、高存储背景下2.5D异构集成封装技术的演进方向与突破路径。

算力需求持续高涨，τ定律指引系统优化方向

郭一凡指出，全球资本对AI应用与算力基础设施的投入几乎不计成本，但算力依然供不应求。随着大模型技术不断涌现、token价格持续走低，更多应用被催生出来，进而对算力提出更高需求。市场正逐步接近盈利拐点，从云端算力集群到本地AI模型，再到端侧AI应用，各个赛道均呈现火热态势。

然而，算力的真正瓶颈并不在于单点制程的微缩。郭一凡引入了“τ理论”加以阐释：τ的本质是缩短时间、缩短距离，从而实现更快的计算速度和更大的算力产出。前摩尔时代通过单节点晶体管的3D化来实现，后摩尔时代则演变为封装层面的三维集成与系统集成。τ定律说到底，就是通过异构集成加系统优化来增加算力，在单位时间、单位功耗下输出更多算力——这正是系统集成与系统优化所要达成的目标。

当前算力的核心瓶颈仍然集中在存储与互联两个方面。如何通过设计、封装形式解决片间互联的带宽与延迟问题，已成为业界攻关的重点。英伟达的芯片方案极具代表性：不仅要实现GPU与HBM之间的高带宽互联，还要在两个GPU之间实现高带宽互联，从而提升系统整体算力。

CoWoS：当前高带宽互联的主流方案

郭一凡介绍，目前解决片间高带宽互联的最佳方案是CoWoS技术，它占据了全球高带宽先进封装市场约80%的份额。其中，CoWoS S采用硅片做互联，其互联带宽比传统基板方案快得多；而采用硅桥解决局部互联问题，可以取代整片硅片的高带宽互联，从而有效降低成本。这两种技术已成为当前算力中心提供算力系统最基本的先进封装方法。

但郭一凡也强调，CoWoS已不再是单纯的技术问题——光有技术不行，还需要产能和供应链支撑，才能实现产业规模化。

基于近半年的行业观察，郭一凡提炼出2.5D异构集成封装技术的三个重要发展趋势：

趋势一：CoWoS向3D堆叠集成演进。 传统的CoWoS是GPU与HBM并排（side by side）的封装形式，而现在正演变为将GPU、CPU、TPU等通过TSV垂直互连，形成3D堆叠的SoC，再放置到CoWoS上，旁边则可集成HBM、HBS乃至各种形式的SSD存储系统。换言之，CoWoS正成为一个集成3D芯片堆叠的系统。这一趋势对混合键合（Hybrid bonding）和TSV工艺提出了巨大需求，相关设备需求也随之激增。

趋势二：面板级封装（Panel）取代晶圆级以提高利用率。 CoWoS长期以来基于12英寸或8英寸晶圆进行生产，但AI引擎（包含4个或8个HBM、分区GPU及TPU等）最终形成的布局往往是方形的。将方形的芯片组放在圆形的晶圆上，基板利用率极低。当封装尺寸变得越来越大（例如集成8个、10个光罩尺寸的芯片），一片晶圆只能制造四五个模组，浪费了一半以上的面积。解决方案就是转向面板（Panel）——利用方形的面板进行高带宽互联封装，可以充分利用基板面积，成为攻克低成本端侧应用的主要方向。

趋势三：端侧应用驱动低成本方案，玻璃基板成为关键突破方向。 随着端侧AI应用对成本的要求越来越高，业界迫切需要低成本的解决方案。玻璃基板（Glass Interposer或Glass Substrate）正是其中非常关键的突破方向。与硅基方案相比，玻璃基板具有更好的散热性能和电性能，未来端侧AI引擎将更多采用玻璃基板取代硅中介层。

结语

郭一凡总结道，2.5D异构集成封装技术正朝着更大尺寸、更高集成度、更低成本的方向快速演进。3D堆叠与CoWoS的深度融合、面板级封装对利用率的提升，以及玻璃基板对端侧应用的赋能，构成了未来三到六个月乃至更长时间内行业发展的主要脉络。

先进封装不再是单纯的后道工序，而是与芯片设计、系统优化深度融合的关键环节，将继续为AI算力的持续爆发提供坚实的底层支撑。