日月光引领先进封装迈入兆瓦级AI工厂时代

5月28日，未来半导体生态大会在无锡盛大召开。在活动现场，日月光中坜厂工程发展中心资深副总陈光雄在《驱动兆瓦级AI工厂：先进封装、CPO光电融合与次世代功率方案的封测技术革命》的演讲中，系统阐述了封装技术如何从传统的“芯片载体”升级为支撑AI算力爆发的关键基础设施。

日月光中坜厂工程发展中心资深副总陈光雄

他指出，随着数据中心功耗迈向兆瓦级，先进封装、光电共封装（CPO）以及次世代功率方案三者深度融合，正成为驱动AI工厂高效运转的三大技术支柱。

算力、功耗与热管理的三重挑战

陈光雄回顾了半导体产业的格局变迁：2006年全球十大市值公司中仅有一家与半导体相关，而到了2025年，前十名中已有九家依赖数据和半导体技术——这一转变正是AI、云端及端侧应用创造的成果。2023年曾有预测认为AI产业到2030年将达到万亿美元营业额，而实际在2026年这一目标已经达成。

在台积电最新技术论坛的数据中，HPC已占其营收的55%，远超手机和IoT。AI处理器对性能的极致追求，带来了三大核心挑战：更高的存储带宽需求、更小的封装尺寸以容纳更多算力单元，以及急剧攀升的功耗与散热问题。

以实际数据为例：2023年一颗AI处理器的功耗约为700瓦，到2025年已攀升至1000瓦，预计2026年后将达到1400瓦。英伟达NVL72超节点中集成了72颗GPU，仅芯片部分的总功耗就达140千瓦，一个完整机柜的功耗即可达到兆瓦级。预计到2030年，数据中心功率相关的营收需求将从目前的40亿美元增长至80亿美元，呈倍数级上升。

从2.5D到3D，面板级封装开启新阶段

陈光雄指出，摩尔定律逼近物理极限后，异构集成与先进封装开始扮演核心角色。为解决芯片间互联带宽问题，芯片尺寸持续扩大——单个光罩尺寸已不敷使用，3.3倍光罩尺寸的产品已大量生产，5.5倍尺寸将于2026年进入量产，9倍尺寸则将在2027年推出。尺寸越大，难度越高，散热问题越突出，3D堆叠技术也因此成为必然选择。

日月光拥有一系列先进封装平台，涵盖垂直堆叠、硅桥等方案。但最为引人注目的是，日月光于近期成功打造了业界首条310mm×310mm面板级封装自动化产线，可支持线宽线距达22微米的精细线路。从圆形晶圆到方形面板，简单算术即可看出面积利用率的巨大提升：从300毫米圆形晶圆切换到300毫米方形面板，面积改善约27%；若扩展到600毫米方形面板，面积将增加4倍。目前5.5倍光罩尺寸的产品在圆形晶圆上只能摆放9颗，而在310mm方形面板上可摆放16颗，利用率提升76%。日月光已在面板级封装上成功验证了集成4颗HBM、8层RDL的复杂模组，以及集成10颗硅桥的多种方案。

CPO光电融合：突破数据传输瓶颈

陈光雄强调，即便摩尔定律和3D堆叠在计算性能上仍有提升空间，但面对数据传输墙的挑战依然远远不足。这就是光电共封装（CPO）成为另一大技术支柱的原因。

从可插拔光模块（Pluggable），到靠近封装的NPO，再到真正的CPO，技术演进的驱动力在于功耗的显著改善。传统1.6T可插拔方案的功耗约为30焦耳，而CPO方案可降至5焦耳甚至2焦耳以下。CPO第一代方案以水平式堆叠为主，TSV是必要的基础工艺，同时需要从设计端到工艺端的协同优化。日月光在EIC（电子集成电路）与PIC（光子集成电路）的集成方面已有成熟经验，并进入量产阶段。其中最具挑战的环节在于光引擎的连接，日月光已拥有一系列技术来支持这一需求。

为实现兆瓦级数据中心的能效目标，功率管理技术不可或缺。陈光雄以英伟达黄仁勋在2025年提出的方向为例：数据中心需从电网直接引入800V高压直流电，经过逐级降压——从800V降至54V、40V，再降至12V、1V，最终供芯片使用。

日月光提供全系列的功率解决方案，核心技术是垂直供电架构：将功率元件放置在芯片下方，可有效降低电阻、提升电源效率。方案涵盖从分立式封装到系统集成，再到高功率、大功率产品，尤其适合智能功率模块（SST）等应用。此外，高散热、高导热的材料创新与先进结构设计相结合，可达成最优的性能表现。

结语

陈光雄最后总结，先进封装、光电共封装与次世代功率方案三者并重，共同构成了兆瓦级AI数据中心的核心技术底座。

日月光凭借在异构集成、高密度互连、光电协同与垂直供电等方向的深度融合，以及全球领先的面板级封装自动化产线，正积极推动封装技术从“芯片载体”向“算力基础设施”的历史性跨越，为AI、高性能计算及边缘智能的规模化应用奠定坚实基础。