AI算力大狂欢下，FPGA的新生之道

在GPU与ASIC掀起的算力狂欢中，FPGA似乎没有那么耀眼。但9月17日，莱迪思半导体推出了两项重磅新品：一项是AI驱动的FPGA开发工具 Lattice Prompt，另一项是新一代安全控制FPGA Mach-N2。一软一硬之间，莱迪思实际上回答了FPGA在AI时代的两道生存必答题：如何用AI抹平硬件开发的天然鸿沟？以及，在CPU、GPU、NPU和ASIC环伺的系统里，FPGA究竟要靠什么守住自己的阵地？
 
FPGA最难的一道坎，开始交给AI了
 
FPGA一直是一种很特别的芯片。相比CPU，它拥有更强的并行处理和实时响应能力；相比ASIC，它可以反复编程；相比GPU，它又能在部分功耗和实时性敏感的场景中实现更灵活的硬件定制。
 
但FPGA也一直有一个老问题：不好用。
 
FPGA开发不是简单地写几段代码。工程师既要理解逻辑设计，又要熟悉器件架构、资源分布、综合、布局布线、时序分析等一整套流程。一段逻辑功能正确的RTL代码，到了真正的FPGA上，可能依然因为时序无法收敛、资源利用率过高而跑不起来。
 
莱迪思半导体亚太区应用工程高级总监谢征帆在媒体沟通会上就谈到了一个非常典型的问题。“过去，FPGA研发工程师首先需要熟悉开发工具，还要深刻理解FPGA架构中资源的最优使用方式，在此基础上分析关键路径，再逐层实施优化。”
 
而Lattice Prompt试图改变的，恰恰就是这一过程。
 
按照莱迪思的设计，开发者可以直接使用自然语言描述需求。例如：“为运动控制驱动器生成一个TSN以太网终端，要求具备确定性和低功耗。”随后，Lattice Prompt通过开放的模型上下文协议（MCP），连接Claude Code、Cursor、Trae等开发环境，以及Claude、DeepSeek、Kimi等大模型，再调用莱迪思自己的Radiant设计工具，完成从设计生成、仿真、综合、映射、布局布线、时序分析一直到比特流生成的整个流程。
 
 
 
这并不只是“让AI帮工程师写Verilog”这么简单。谢征帆特别强调，Lattice Prompt背后实际封装的是莱迪思软件工程师、应用工程师几十年来积累的FPGA开发和调试经验，并将这些经验“浓缩为技能包”放入工具中。
 
这也是当前AI进入专业工程软件之后，一个越来越明显的趋势：AI真正有价值的地方，不再只是生成代码，而是把过去依赖资深工程师经验的“隐性知识”，逐步工具化。
 
莱迪思在发布会上给出了两个颇具冲击力的案例。
 
第一个案例是一套光学相干断层扫描（OCT）算法。
 
开发人员需要把一段原本运行在CUDA上的OCT重建代码迁移到莱迪思Avant FPGA。传统流程需要理解CUDA代码、重新构建算法实现，再编写和验证RTL，并不断进行资源与性能优化。借助IDE、大语言模型和Lattice Prompt，整个过程从CUDA参考代码开始，经过Python验证、RTL生成和最终资源优化，最后得到了一套在Avant FPGA上运行于200MHz的OCT RTL设计。整个过程，从需求到完成方案共耗时约30小时，而过去可能需要数月。
 
 
 
另一个案例则更接近FPGA工程师的日常。
 
一套Relay-BP量子纠错解码器原本无法达到200MHz，存在5ns的时序违例。通过AI辅助进行问题定位、根因分析和设计修改后，最终达到200MHz，在85℃条件下仍保留+0.075ns的时序裕量，整个过程耗时约4小时，而传统方式可能需要数天。
 
 
 
因此莱迪思提出，Lattice Prompt在部分常规设计任务中可以带来10倍甚至更高的开发效率提升。这里显然需要注意，这是莱迪思基于自身案例和早期客户测试给出的数据，并不能简单等同于所有FPGA项目都会获得10倍加速。
 
谢征帆在采访中指出：“我们的终极目标是，可以让软件工程师借助Lattice Prompt，配合大语言模型和开发环境，完成FPGA的开发。”而且他说的不是代码补全，而是从设计概念形成，到实现、调试，再到最终发布的端到端开发。“长远来看，即便是完全不懂FPGA底层代码的人，也能够在工具的辅助下完成复杂项目的开发。”
 
如果这个方向能够走通，对FPGA行业的影响可能远比一个AI编程助手更大。
 
过去FPGA最大的竞争壁垒之一，同时也是制约市场扩张的一道门槛，就是开发者生态远小于CPU和GPU。AI如果能够把“写RTL、调时序、理解底层架构”的一部分复杂度隐藏起来，那么FPGA真正面对的开发者群体，就可能从传统硬件工程师进一步扩大到软件工程师、算法工程师和系统工程师。
 
当然，莱迪思也没有回避今天AI工具的问题。谢征帆明确提到，接下来还需要不断改善可靠性、准确性和设计时效性，如果工具不够完善，大模型的“幻觉”依然可能导致设计中间出现不理想结果。
 
这实际上也划出了现阶段AI EDA的边界：AI可以越来越多地参与芯片设计，但生成不等于验证通过，更不等于真正能够交付。
 
所以莱迪思选择的路线，并不是单独训练一个FPGA大模型，而是把Prompt定位成一个“中间层”：底下连接经过验证的FPGA工具链和厂商知识库，上面则允许用户自由选择不同的大语言模型和IDE。对于有数据安全要求的企业，也可以选择私有云或者企业内部部署的模型。
 
Mach-N2：AI服务器里的硬件安全管家
 
Lattice Prompt解决的是“FPGA怎么变得更容易开发”，而同步发布的Mach-N2回答的是另一个问题：AI时代还需要FPGA干什么？
 
今天谈AI芯片，市场注意力几乎都集中在GPU、ASIC、NPU，以及HBM、互连和先进封装上。但真正的一台AI服务器，并不只有计算芯片。CPU、GPU、交换芯片、网卡、电源、风扇、传感器……大量器件需要被上电、监控、管理和保护。这里恰恰是小型FPGA长期存在的空间。
 
谢征帆认为，“无论是AI训练还是AI推理，从服务器平台上来讲，FPGA都是其中不可或缺的器件，在其中承担平台级控制、底层安全防护，以及未来机架级AI基础设施的管理职能。”他还表示，过去两年，AI相关FPGA应用已经成为莱迪思增长最快的细分市场之一；此前需求更多来自训练侧，未来推理乃至边缘推理中也会出现更多FPGA。
 
也正是在这个背景下，Mach-N2并没有把重点放在“AI算力”上，而是瞄准了安全控制。它基于莱迪思新的Nexus 2平台，系统逻辑单元覆盖65K至220K，最高可编程架构性能达到350MHz，并集成PCIe 4.0、16Gbps SERDES、10Gb以太网以及LPDDR4等接口。
 
 
但真正关键的，是芯片内部那块Flash。谢征帆表示，“在整板上面，FPGA是最早上电、最晚下电的芯片。当FPGA的上电安全得到保障，安全性才能逐级传导到后续上电的器件，形成一个逐级传递的‘安全链’。”
 
为了做到这一点，Mach-N2集成片上非易失性Flash，220K逻辑单元器件能够在30毫秒以内完成全部配置，从而在其他主要器件启动之前进入工作状态。与此同时，它最多可以保存主配置、备用配置和黄金恢复配置三套镜像，用于故障恢复。公司声称Mach-N2是其所列产品中唯一同时具备片内配置闪存、30毫秒内启动以及完整CNSA 2.0支持的方案。
 
 
 
Mach-N2另一个重要变化，是把后量子密码学直接推进到了安全控制FPGA内部。Mach-N2支持ML-DSA、LMS、XMSS进行身份认证，并通过ML-KEM完成密钥交换，同时支持算法现场更新和防回滚保护；芯片还可以通过PUF生成唯一设备身份，并支持DICE和SPDM可信认证。
 
 
这里有一个很重要的关键词：加密敏捷性。服务器、通信设备和工业设备往往拥有非常长的生命周期，但安全算法却可能因为漏洞、标准变化乃至量子计算的发展而不断升级。ASIC最大的尴尬就在这里——硬件一旦固定下来，再改变算法往往意味着重新设计芯片。
 
谢征帆对此给出了一个很鲜明的判断：“ASIC天生的劣势是无法升级：一旦相关协议、规范或标准组织发布新的更新，就需要重新迭代ASIC，开发周期很长。FPGA则可以非常迅速地完成更新，可能只需要数周时间。”
 
这也是FPGA的“可编程”在AI时代出现的新价值：过去大家更多把可编程理解为计算逻辑可以变化，而在安全领域，它意味着一颗已经部署十年的设备，依然有机会跟着密码算法升级。
 
在谢征帆看来，如果FPGA进入安全相关应用，“后量子加密肯定是一项必须具备的功能”。Mach-N2最初的需求驱动力也正来自AI服务器厂商，之后才会进一步扩展到工业、汽车、通信以及机器人等领域。
 
尤其是机器人。谢征帆认为，目前很多机器人还运行在相对固定的环境中，但随着人形机器人开始越来越多地进入人与机器近距离接触的场景，安全问题将不仅仅是加密和数字签名，还会进一步延伸到功能安全。
 
这也意味着，小型FPGA的安全控制市场可能不再只属于服务器。
 
再来看FPGA的定位：不和GPU抢算力，而是做“伴侣芯片”
 
在CPU、GPU、NPU和ASIC越来越丰富的今天，FPGA还有没有不可替代性？
 
谢征帆的判断是，与CPU相比，FPGA的优势是并行性和实时性；与GPU相比，在部分边缘端、功耗敏感、运行较小模型的场景中，FPGA可能更适合，用GPU就有些大材小用；而与NPU、ASIC相比，最大的价值则是可反复编程和灵活迭代。
 
但这并不意味着FPGA必须替代其中任何一种芯片。更现实的路线，是成为它们的“伴侣芯片”。
 
谢征帆用了伺服马达做例子：高精度伺服控制需要在微秒级内响应，如果全部交给MCU的软件系统处理，任务调度本身就可能带来不确定性。因此可以让FPGA负责低延迟、确定性极强的部分，MCU则处理对时序不敏感的应用和系统控制。这时，FPGA就作为MCU的伴侣芯片。
 
同样的逻辑正在AI服务器里发生：GPU负责大规模计算，CPU负责通用处理，而FPGA承担电源时序、平台管理、实时监控、安全启动和硬件可信根等工作。这也解释了为什么AI越火，反而可能给这类看起来“不负责AI算力”的FPGA带来更多机会。GPU越贵、服务器越复杂，整个平台需要被管理、被监控、被保护的东西也越多。
 
写在最后
 
总的来看看，莱迪思此次发布的Lattice Prompt和Mach-N2一软一硬两个新产品，莱迪思真正争夺的是AI基础设施入口。
 
一端，AI正在进入FPGA开发工具链，把过去高度依赖资深工程师的开发经验封装成软件能力，让软件工程师、算法工程师也有机会跨过FPGA的开发门槛。
 
另一端，AI服务器的复杂度又在反过来扩大FPGA的市场：它不一定负责最耀眼的矩阵计算，却可能成为整个平台最早启动、最后关闭的那颗芯片，负责控制、安全和信任链。
 
更进一步看，莱迪思今年完成对AMI的收购之后，这条路线还在继续向系统层延伸。按照谢征帆的描述，未来AMI更多负责系统级和固件层面的方案，莱迪思则继续聚焦芯片和硬件可信根，双方在CSP、OEM、ODM等客户中形成协同。对于中国市场，他的概括为：“莱迪思+AMI+终端用户，是最佳组合。”
 
过去谈FPGA竞争，大家习惯比较的是逻辑单元数量、DSP、SerDes速率和功耗。但AI时代，小型FPGA的竞争逻辑正在发生变化：硬件层面，比的是谁能够成为AI系统里始终在线的控制与安全底座；软件层面，比的则是谁能够率先让FPGA摆脱只有硬件工程师才会用的开发模式。
 
莱迪思此次释放出的信号是：FPGA未必要和GPU争夺主角的位置。只要AI系统越来越复杂，它就有机会成为那个一直守在旁边、最先醒来、最后离场的“伴侣芯片”。