奕行智能亮相 WAIC 2026:业界首个 RISC-V AI 算力超节点集群 + Epoch 系列芯片
2026-07-15
07:39:48
来源: 互联网
点击
2026 世界人工智能大会暨人工智能全球治理高级别会议将于7月17日至20日在上海举办,国家主席习近平将出席开幕式并发表主旨讲话。这是 WAIC 创办以来规格最高的一届——释放的信号不止于"重视 AI",更是将"人工智能全球治理"与"中国方案"摆上主场。
正是在这一背景下,RISC-V AI 算力芯片独角兽企业奕行智能(北京)科技股份有限公司(简称"奕行智能"),将亮相张江科学会堂海科厅 Z1B-510 展位,完整展示从 Epoch 自研芯片、超节点硬件到全栈软件的系统级国产化智算方案。

国内首颗量产RISC-V云端AI算力芯片Epoch系列硬件产品
本次大会,奕行智能核心展出Epoch芯片系列及相关硬件产品。Epoch是奕行智能自主研发的国内首颗大规模量产的RISC-V云端AI大算力芯片,基于RISC-V开源指令集和类TPU架构设计,原生支持分块量化 FP8 计算精度,搭配自研ELink互联技术,为数据中心AI训练与推理场景提供可靠的AI算力底座。
新一代Epoch芯片基于成熟的自研IP并进行全面架构升级,拓展支持EXFP4、MXFP4等低位宽精度格式,同时大幅增加存储容量及带宽,采用新一代ELink高速互联技术,实现更高效率与更强扩展能力的新一代国产化AI算力底座。
围绕Epoch芯片,奕行智能现场呈现覆盖芯片、板卡、整机的完备硬件产品矩阵:面向AI推理场景的标准PCIe板卡E100;提供风冷、液冷双版本OAM模组E150;针对超大规模AI训推场景,提供扣卡模组E200-C与液冷OAM模组 E200-L,可灵活匹配各类算力部署需求。现场同步展出奕行智能联合产业伙伴打造的高密度扣卡服务器、标准PCIe服务器,以及搭载原生智能体引擎的一体化智算整机。
国内首个基于RISC-V架构的超节点方案
展会现场,奕行智能将正式发布国内首个基于RISC-V架构的超节点整体方案,并对外披露从芯片、板卡、单机柜到超节点集群的产品迭代路线。
架构层面,奕行智能联合合作伙伴创新推出正交无背板超节点架构,摒弃传统AI集群多线缆连接的固有模式,采用无背板、零线缆、全局统一内存的设计理念,将海量独立AI芯片单元深度融合,打造逻辑统一的超级计算整体单元。
奕行智能Epoch超节点产品,基于液冷OAM2.0模组打造,搭载正交无背板互联架构,从硬件底层保障信号传输完整性,大幅提升设备集成密度与运行稳定性。该产品将传统架构小时级的系统故障修复时间(MTTR)压缩至分钟级,集群运维效率与可靠性实现质的飞跃;同时采用工程化成熟的冷板式液冷技术,整体PUE可控制在1.15以内,兼具高算力与绿色低碳优势。
算力拓展维度,Epoch超节点通过其自研ELink互联协议实现单节点64芯/128芯全对等互联,依托Scale-up与Scale-out融合组网联可拓展至万卡、十万卡级超大规模算力集群。该系列超节点产品凭借高带宽、低延迟的互联特性,适配前沿大参数MOE模型运行需求,通过软硬件系统级深度协同,显著提升AI模型训练、推理效率与整体能效比。
产业落地方面,奕行智能已联合上下游合作伙伴落地全球首套全栈 RISC-V 超节点 AI Token 工厂,打造覆盖RISC-V AI大算力芯片、RISC-V CPU、高速交换网络、异构超节点的全国产化 AI 基础设施,同步配套算电协同一体化运营解决方案,实现算力资源高效低碳调度与规模化运营。
EVACA全栈智算软件栈:智能体驱动,打通芯片开发与模型迁移全链路
本次WAIC现场,奕行智能完整展出EVACA一体化智算软件栈,以原生AI智能体为核心驱动力,兼顾底层算子极速开发与上层模型轻量化部署,实现开箱即用的智算开发体验。
软件栈搭载核心模块 KernelFab 算子智造中枢,依托内置 AI Agent 完成算子全流程自动化研发。研发人员仅需提交开发需求并完成成果终审,智能体便可自主完成算子代码生成、硬件上板实测、性能迭代调优全链路工作,显著压缩算子研发周期,大幅降低RISC-V算力芯片底层开发门槛。奕行智能是国内率先设置AI赋能部的算力芯片公司,首席AI官石贤帅将参加信通院、智源研究院主办论坛,分享智能体赋能芯片研发的落地实践方案,拆解算子深度优化、研发全流程增效落地路径。
展会同期,奕行智能将正式官宣VISA虚拟指令集开源计划。VISA 虚拟指令集提供Tile架构范式下统一多硬件编程接口,打通上层AI框架与底层芯片架构的适配壁垒,实现“一次编程,适配多代自研芯片”有效降低大模型迁移适配成本。
开源生态与行业落地,打通算力商用闭环
奕行智能正在联动产学研全链条合作伙伴,打造国内首个RISC-V绿色算力开源创新平台,搭建覆盖 “芯片 - 算力集群 - 大模型 - 行业应用”的全链路开源创新体系,持续吸引产业链企业共建国产 RISC-V 算力生态。展会现场开放多行业实景实操体验,覆盖政企教智能体、文旅、AIGC 内容生产等多元场景,以及东盟出海项目,直观展示国产RISC-V 大算力芯片规模化商用成熟能力。
依托软硬一体的全栈自研实力与开放开源生态布局,奕行智能持续推动自主可控 RISC-V 算力技术规模化落地,为国产大模型研发、新型智算中心建设、AI 产业规模化落地提供坚实国产化算力支撑。
WAIC 2026,我们现场见!
关于奕行智能
奕行智能(北京)科技股份有限公司,是国内领先的RISC-V AI算力芯片公司、国家高新技术企业、算力芯片独角兽,专注于全栈自研的RISC-V AI算力芯片及计算平台解决方案。公司深耕“RISC-V开源指令集+类TPU架构+Tile级虚拟指令集”差异化技术路线,产品覆盖芯片、板卡、整机、集群等,已实现规模化量产,广泛应用于数据中心、互联网及各垂直行业等,具备高自主可控、高性能、高算力利用率、生态兼容性强等核心优势。
正是在这一背景下,RISC-V AI 算力芯片独角兽企业奕行智能(北京)科技股份有限公司(简称"奕行智能"),将亮相张江科学会堂海科厅 Z1B-510 展位,完整展示从 Epoch 自研芯片、超节点硬件到全栈软件的系统级国产化智算方案。

国内首颗量产RISC-V云端AI算力芯片Epoch系列硬件产品
本次大会,奕行智能核心展出Epoch芯片系列及相关硬件产品。Epoch是奕行智能自主研发的国内首颗大规模量产的RISC-V云端AI大算力芯片,基于RISC-V开源指令集和类TPU架构设计,原生支持分块量化 FP8 计算精度,搭配自研ELink互联技术,为数据中心AI训练与推理场景提供可靠的AI算力底座。
新一代Epoch芯片基于成熟的自研IP并进行全面架构升级,拓展支持EXFP4、MXFP4等低位宽精度格式,同时大幅增加存储容量及带宽,采用新一代ELink高速互联技术,实现更高效率与更强扩展能力的新一代国产化AI算力底座。
围绕Epoch芯片,奕行智能现场呈现覆盖芯片、板卡、整机的完备硬件产品矩阵:面向AI推理场景的标准PCIe板卡E100;提供风冷、液冷双版本OAM模组E150;针对超大规模AI训推场景,提供扣卡模组E200-C与液冷OAM模组 E200-L,可灵活匹配各类算力部署需求。现场同步展出奕行智能联合产业伙伴打造的高密度扣卡服务器、标准PCIe服务器,以及搭载原生智能体引擎的一体化智算整机。
国内首个基于RISC-V架构的超节点方案
展会现场,奕行智能将正式发布国内首个基于RISC-V架构的超节点整体方案,并对外披露从芯片、板卡、单机柜到超节点集群的产品迭代路线。
架构层面,奕行智能联合合作伙伴创新推出正交无背板超节点架构,摒弃传统AI集群多线缆连接的固有模式,采用无背板、零线缆、全局统一内存的设计理念,将海量独立AI芯片单元深度融合,打造逻辑统一的超级计算整体单元。
奕行智能Epoch超节点产品,基于液冷OAM2.0模组打造,搭载正交无背板互联架构,从硬件底层保障信号传输完整性,大幅提升设备集成密度与运行稳定性。该产品将传统架构小时级的系统故障修复时间(MTTR)压缩至分钟级,集群运维效率与可靠性实现质的飞跃;同时采用工程化成熟的冷板式液冷技术,整体PUE可控制在1.15以内,兼具高算力与绿色低碳优势。
算力拓展维度,Epoch超节点通过其自研ELink互联协议实现单节点64芯/128芯全对等互联,依托Scale-up与Scale-out融合组网联可拓展至万卡、十万卡级超大规模算力集群。该系列超节点产品凭借高带宽、低延迟的互联特性,适配前沿大参数MOE模型运行需求,通过软硬件系统级深度协同,显著提升AI模型训练、推理效率与整体能效比。
产业落地方面,奕行智能已联合上下游合作伙伴落地全球首套全栈 RISC-V 超节点 AI Token 工厂,打造覆盖RISC-V AI大算力芯片、RISC-V CPU、高速交换网络、异构超节点的全国产化 AI 基础设施,同步配套算电协同一体化运营解决方案,实现算力资源高效低碳调度与规模化运营。
EVACA全栈智算软件栈:智能体驱动,打通芯片开发与模型迁移全链路
本次WAIC现场,奕行智能完整展出EVACA一体化智算软件栈,以原生AI智能体为核心驱动力,兼顾底层算子极速开发与上层模型轻量化部署,实现开箱即用的智算开发体验。
软件栈搭载核心模块 KernelFab 算子智造中枢,依托内置 AI Agent 完成算子全流程自动化研发。研发人员仅需提交开发需求并完成成果终审,智能体便可自主完成算子代码生成、硬件上板实测、性能迭代调优全链路工作,显著压缩算子研发周期,大幅降低RISC-V算力芯片底层开发门槛。奕行智能是国内率先设置AI赋能部的算力芯片公司,首席AI官石贤帅将参加信通院、智源研究院主办论坛,分享智能体赋能芯片研发的落地实践方案,拆解算子深度优化、研发全流程增效落地路径。
展会同期,奕行智能将正式官宣VISA虚拟指令集开源计划。VISA 虚拟指令集提供Tile架构范式下统一多硬件编程接口,打通上层AI框架与底层芯片架构的适配壁垒,实现“一次编程,适配多代自研芯片”有效降低大模型迁移适配成本。
开源生态与行业落地,打通算力商用闭环
奕行智能正在联动产学研全链条合作伙伴,打造国内首个RISC-V绿色算力开源创新平台,搭建覆盖 “芯片 - 算力集群 - 大模型 - 行业应用”的全链路开源创新体系,持续吸引产业链企业共建国产 RISC-V 算力生态。展会现场开放多行业实景实操体验,覆盖政企教智能体、文旅、AIGC 内容生产等多元场景,以及东盟出海项目,直观展示国产RISC-V 大算力芯片规模化商用成熟能力。
依托软硬一体的全栈自研实力与开放开源生态布局,奕行智能持续推动自主可控 RISC-V 算力技术规模化落地,为国产大模型研发、新型智算中心建设、AI 产业规模化落地提供坚实国产化算力支撑。
WAIC 2026,我们现场见!
关于奕行智能
奕行智能(北京)科技股份有限公司,是国内领先的RISC-V AI算力芯片公司、国家高新技术企业、算力芯片独角兽,专注于全栈自研的RISC-V AI算力芯片及计算平台解决方案。公司深耕“RISC-V开源指令集+类TPU架构+Tile级虚拟指令集”差异化技术路线,产品覆盖芯片、板卡、整机、集群等,已实现规模化量产,广泛应用于数据中心、互联网及各垂直行业等,具备高自主可控、高性能、高算力利用率、生态兼容性强等核心优势。
责任编辑:SemiInsights
相关文章
-
- 半导体行业观察
-
- 摩尔芯闻