AI算力“芯”时代来临：国产厂商共谋突破

在全球AI加速演进的当下，算力已成为推动科技创新的核心引擎。从ChatGPT到DeepSeek，从多模态大模型到Agent应用，指数级攀升的算力需求正在重塑半导体产业格局。与此同时，摩尔定律趋缓、先进制程逼近物理极限，国际巨头纷纷押注Chiplet、CPO、3D-IC 等先进封装路线，产业生态主导权日益集中。
 
对中国半导体而言，如何突破“低端锁定”，实现设计—制造—封测—EDA的全链条自主协同，已成为迫在眉睫的战略课题。在这样的背景下，9月23日下午，由珠海硅芯科技有限公司与机械工业出版社与联合发起的“引领AI算力‘芯’时代——开创半导体产业新纪元”主题论坛在北京成功举办。
 
 
 
本次论坛由专攻2.5D / 3D堆叠芯片EDA领域的硅芯科技牵头组织，将分散在不同领域的议题包括CPO、RISC-V、EDA/IP、存算一体这些高耦合、跨领域的议题首次整合进一场系统性论坛，既打破了过去“各说各话”的局面，也标志着产业层面对“系统级协同”的认知正在提升。值得注意的是，硅芯与机械工业出版社的合作，不仅是技术层面的联合，更是产业与知识平台的结合：前者深耕产业痛点与工程实践，后者长期在技术标准、教材出版和行业认知上发挥着广泛影响力。两者携手，让论坛超越了一次性的交流活动，具备了知识体系化与行业话语权的双重价值。
 
更重要的是，这场论坛释放出一个信号：国内企业开始主动推动本土标准与数据共享的构建。要真正形成 Chiplet 生态，保证不同厂商、不同环节的互操作性和可靠性，必须有标准化和数据链路作为前提。类似这样的论坛和会议若能在未来转化为常态化的产业协同机制，如建立跨厂商联合验证平台、Chiplet 标准接口联盟，或封装—EDA 一体化试点工程，将显著提升国内在先进封装和系统级协同上的竞争力。对于中国半导体产业而言，这不仅是一次交流，更是一场推动行业从跟随走向并跑、乃至局部领跑的“生态动员”。
 
五大核心报告，全链条视角剖析先进技术路径
 
本次论坛嘉宾阵容强大，包括联合微电子中心有限责任公司微系统中心工艺研发副经理曾淑文、北京奕斯伟计算技术股份有限公司智能计算事业部方案生态总监李建宇、芯动微电子科技有限公司副总经理罗彤、珠海硅芯科技有限公司创始人兼首席科学家赵毅，以及杭州微纳核芯电子科技有限公司首席科学家。从“材料-装备-器件-终端”的全链条视角出发，五位专家系统剖析了以硅光芯片、Chiplet和异构集成为代表的先进技术发展路径，揭示了AI时代半导体产业的机遇与挑战。为中国半导体自主可控提供了战略性思考，助力构建从材料到终端的全链条生态。
 
联合微电子中心有限责任公司工艺研发副经理曾淑文在大会上发表了题为《基于先进封装的CPO技术发展现状及趋势》的主题演讲。他指出，CPO（Co-Packaged Optics）作为一种新型光电子集成技术，正依托 2.5D/3D 先进封装手段，将交换芯片与光学引擎协同集成于同一基板之上，从而突破传统电-光互连的瓶颈。在技术演进路径上，他分析认为光电互联将经历从可插拔、板卡级、片间、芯片级直至片上集成的演进过程，而CPO正逐步取代传统方案，成为产业关注的核心方向。同时，他对英特尔、英伟达、博通、Marvell 等海外厂商的布局进行了对比分析，强调了其各自的策略与技术路线。在国内方面，光电互联产业链已初步成型，涵盖硅光工艺与先进封装、硅光引擎、电集成电路（EIC）、激光器等关键环节。曾淑文介绍，联合微电子在光电领域积极布局，已建成涵盖 180-90nm 硅光前道工艺、130nm CMOS硅光工艺、180nm BCD 以及 2.5D/3D 异质异构集成等多个平台，形成了国内配置较为完善的 8 英寸光电融合特色工艺平台，为未来CPO技术的国产化发展奠定了坚实基础。
 
北京奕斯伟计算技术股份有限公司智能计算事业部方案生态总监李建宇博士在《RISC-V AI芯片的创新和应用》主题报告中表示，ChatGPT、DeepSeek 等大模型的崛起，为 RISC-V 在生态构建、应用场景和产品突破方面创造了前所未有的机遇。RISC-V 指令集架构正逐渐成为 AI 芯片设计中的重要选项，吸引了产业链上下游的高度关注。李建宇指出，在 AI 时代，RISC-V的发展必须以场景驱动与生态构建为核心：在场景层面，应聚焦垂直领域与垂直行业的“双轮驱动”，实现差异化突破；在生态层面，则需要通过开放协作与标准化建设，加速完善从工具链到应用落地的全链条支持。他进一步介绍了奕斯伟计算的业务定位——以智能化解决方案提供商为目标，积极推动 RISC-V 在 AI 领域的创新应用。公司构建了 RISC-V+AI 生态技术平台 RISAA，并在此基础上推出了面向智能计算的整体解决方案及系列重点产品，旨在为大模型训练、推理及行业级 AI 应用提供高效、安全、可扩展的算力支撑。
 
珠海硅芯科技有限公司赵毅博士在《AI芯片时代基石先进封装全流程EDA构建设计与制造新桥梁》的主题报告中指出，随着 AI 时代算力需求的快速攀升，2.5D/3D 堆叠芯片已成为不可逆转的技术趋势。然而，与之相伴的是 EDA 工具面临的严峻挑战。赵毅博士分析称，目前 2.5D Chiplet 设计工具相对成熟，能够支持设计前移和多环节的协同优化，但在可靠性测试领域仍有待深入突破。而在 3D IC 方面，其设计方法学的复杂度远高于传统工艺，需要在热管理、信号完整性、功耗平衡等多维度实现全局优化，才能满足大规模集成和高性能计算的需求。作为全球最早布局 2.5D/3D 堆叠芯片设计的团队之一，珠海硅芯科技自主研发了 3Sheng“三生万物”平台。该平台聚焦先进封装的全流程需求，覆盖设计、测试与仿真环节，旨在为 Chiplet 与 3D IC 的产业化提供系统性 EDA 支撑，帮助产业链打通设计与制造之间的“最后一公里”。这一创新不仅为先进封装的发展注入关键动力，也为 AI 芯片性能的持续跃升提供了坚实基础。
 
芯动微电子科技有限公司副总经理罗彤博士在《设计视角：先进封装的需求驱动与应用前景》主题报告中，从芯片设计的角度深入剖析了先进封装技术的必然性。他指出，随着摩尔定律逐渐逼近物理极限，传统工艺难以再单纯依靠晶体管缩小来提升性能，先进封装已成为突破算力、内存带宽和接口瓶颈的关键路径。在技术层面，罗彤博士重点分析了先进封装所面临的挑战，其中热管理与系统级测试被认为是制约产业化的核心难题。他强调，唯有通过在设计阶段前置可靠性验证，并在全流程中建立跨领域协同机制，才能确保系统级方案的长期稳定与成功落地。结合当前国际竞争环境，罗彤博士预测，国内在芯片组技术与产能 方面正迎来难得的黄金机遇期。产业链上下游若能实现协同创新，不仅有望在先进封装领域实现技术自立自强，也将为 AI 芯片和高性能计算系统提供更具竞争力的解决方案。
 
杭州微纳核芯电子科技有限公司首席科学家在《三维存算一体3D-CIM™ 大模型推理芯片》主题报告中，深入分析了大模型推理的市场需求与应用趋势，并提出了 3D-CIM 技术在其中的潜力。他指出，传统技术路线所带来的算力提升，已无法跟上智能应用的快速发展，算力缺口正呈指数级扩大；与此同时，爆炸式增长的海量数据也使得云端与边缘端的能耗呈指数攀升，急需高能效的新型架构来突破功耗瓶颈。在此背景下，微纳核芯提出了三维存算一体的创新解决方案，以应对性能、功耗和成本“三角困境”。通过 3D-CIM 技术，公司正致力于在高算力密度和高能效之间找到最优平衡点，为大模型推理和智能应用提供全新的技术路径。
 
 
 
在圆桌论坛环节，嘉宾们围绕“如何打通芯片‘设计—封装—测试’关键环节，构建系统级协同能力”展开了深入讨论。与会专家观点交锋、思维碰撞，现场气氛热烈。大家普遍认为，在 2.5D/3D 先进封装时代，芯片设计、封装制造与 EDA 工具必须打破传统边界，建立更加紧密的协作机制。讨论内容涵盖标准化协议、数据共享机制以及可靠性验证等关键议题，形成了诸多启发性思路。专家们强调，唯有通过跨环节、跨领域的协同创新，产业链才能有效应对全球竞争挑战，推动从碎片化开发走向生态化协作，真正释放先进封装的系统级价值。
 
 
机械工业出版社电工电子分社社长付承桂，将该社新近出版的代表性著作赠予五位专家
 
结语
 
打破壁垒，协同创新，已成为国产芯片突围的必由之路。这场多链条论坛不仅让产业链上下游从“各自为战”走向“协同共建”，更释放出中国半导体在关键赛道主动塑造生态的信号。若能进一步沉淀为跨厂商联合验证平台、Chiplet 标准接口联盟或封装—EDA 一体化试点工程，这种协同将从一次会议的热度，转化为产业的长期竞争力。