AI驱动、国产破局！CSPT 2025解码半导体封测突破路径

半导体封测作为集成电路产业链的 “最后一公里”，是连接芯片设计与终端应用的关键环节。近年来，在AI、高性能计算（HPC）等需求爆发的背景下，先进封装技术已成为“后摩尔时代”突破芯片算力瓶颈、提升系统集成效率的核心抓手。

据市场研究机构Yole数据显示，2025年全球先进封装市场预计总营收达569亿美元，同比增长9.6%，2028年更将攀升至786亿美元规模，行业正迎来高速发展窗口期。

在此趋势下，10月28-29日，第23届中国半导体封测展暨封测技术与市场大会（CSPT 2025）在江苏淮安隆重举办。本届大会由荣芯半导体（淮安）有限公司和未来半导体主办，以“集聚封测智慧，赋能AI新时代”为主题，涵盖1场高峰论坛、5场技术研讨会及1个专业主题展，汇聚全球封测领域企业、专家与精英，共探产业创新方向与市场趋势。


10月28日，CSPT 2025的核心环节——高峰论坛如期举行，围绕“3D IC技术迭代”、“先进封装生态协同”、“AI与封测融合”三大核心方向，邀请行业权威专家、龙头企业高管带来前沿观点与技术分享

淮安高新区：多维布局，打造长三角半导体产业新增长极

在开幕式上，淮安市淮阴区委书记邓萌带来《淮安高新区产业推介》，围绕“国牌底色”平台赋能有高度、“芯链协同”市场空间有前景、“投贷结合”金融支持有力度、“才聚业兴”人才安居有保障、“成本洼地”生产要素有优势、“服务暖心”营商环境有口碑等6大核心板块，详细介绍了淮安市和淮安高新区在半导体设计、制造、封测、装备、材料、应用全链条的布局进展，并针对半导体企业在淮安的落地政策与配套资源进行了充分解读，展现出淮安在半导体产业领域的强劲发展潜力，为长三角半导体产业版图注入新动能。

淮安市淮阴区委书记邓萌

具体来看，从产业基础方面，淮安高新区已构建起“设计-制造-封测-应用”的半导体全链条体系，凭借“江苏省半导体及信息产业产学研协同创新基地”的定位，集聚荣芯半导体、纳沛斯、鹏鼎控股、淮瓷科技等龙头企业，成为长三角北部封测产业重要“承接节点”。

2025年上半年，淮安市电子信息产业营收达413亿元，同比增长10.9%，2024年地区生产总值、规模以上工业增加值等核心经济指标增速位居江苏省前列，产业发展势头迅猛。科研平台方面，淮安拥有2家全国重点实验室、9家省部级实验室，并与上海交大、东南大学等高校共建研发机构，为半导体产业创新提供坚实技术支撑。

政策与金融支持体系更是亮点纷呈。国家层面优化封测项目政策，10亿元以上项目不再开展“窗口指导”；地方层面形成省、市、区三级基金矩阵，为企业提供充足资本保障。同时，开展一系列金融产品精准对接企业需求，项目贷最高可覆盖实际投资总额的70%，有效缓解企业资金压力。

在要素保障与营商环境上，淮安高新区同样竞争力十足。人才供给方面，42万专业技术人才储备充沛，本地高校年培养对口工程师超800人、电子行业蓝领人才超1000人，为产业发展提供稳定人力支撑；空间载体上，近100万平米科创综合体实现“拎包即入驻、入驻即生产”；成本优势显著，物流与要素成本处于区域低位。

营商环境更是以“做的要比说的好、服务要比需求早”为理念，政务服务高效便捷，还推出最高200万元人才购房补贴、生活补贴，以及每年约3亿元的制造强市发展专项引导资金，从人才安居、企业成长等多维度为半导体产业保驾护航。

能看到，如今的淮安高新区，正以清晰的产业布局、优厚的政策支持、完善的配套服务，持续吸引半导体产业链上下游企业落地扎根，全力打造长三角半导体产业高质量发展新增长极。

硅芯科技发布3Sheng Integration平台，破解后摩尔时代先进封装EDA难题

硅芯科技携“3Sheng Integration 2.5D/3D先进封装EDA应用生态平台”亮相本次大会，硅芯科技核心负责人赵毅博士分享了后摩尔时代先进封装EDA的技术突破与产业实践，为Chiplet（芯粒）、3D IC等技术落地提供关键工具支撑。

硅芯科技核心负责人赵毅博士

据介绍，作为专注于堆叠芯片EDA的企业，硅芯科技核心团队自2008年起便投身3D IC设计研究，是全球首批探索堆叠芯片技术的团队，技术积累深厚。当前，芯片制程逼近物理极限，先进制程成本飙升、良率下降，堆叠芯片通过“小芯片拼合”实现降本提效，成为后摩尔时代主流方向，尤其对国内突破尖端制程封锁意义重大。但这一技术面临异质集成、跨层级协同设计等挑战，传统EDA工具难以适配。

硅芯科技此次发布的3Sheng Integration平台，构建了“架构设计-物理实现-分析仿真-测试容错-集成验证”全链路工具链：在架构设计环节，支持多类型异质芯片拆分与重组，打破IC与封装设计壁垒；物理设计环节创新解决多芯片互连、新型基板布线难题；分析仿真环节实现“芯片-基板-板级”电热磁多物理场协同仿真；测试容错环节符合IEEE 1838标准，保障多Chiplet可靠性。平台已落地多个案例，包括硅光AI Chiplet计算芯片、高性能HBM芯片等，实现国产Chiplet EDA全流程设计突破。

赵毅表示，3Sheng Integration平台不仅是工具集合，更致力于构建“EDA-工艺-应用”生态，通过标准化芯粒库、跨工艺协同设计，推动先进封装产业协同发展，助力国内半导体企业在AI、HPC等领域的算力突破。


在大会现场，硅芯科技还举办了“3 Sheng Integration 2.5D/3D先进封装EDA应用生态平台”启动发布仪式。

武汉大学刘胜教授：破解高功率器件热管理难题，筑牢“散热防线”

武汉大学刘胜教授以“高功率器件和系统的热管理”为主题发表演讲，深入剖析了高功率器件热管理痛点，分享了多尺度热管理关键技术方向，为行业突破散热瓶颈提供思路。

武汉大学刘胜教授

众所周知，高功率器件作为能源电子核心，广泛应用于新能源发电、电动汽车、工业伺服等领域，市场需求持续攀升。据相关数据显示，中国功率器件市场规模呈稳步增长态势，且国内外均通过一系列政策加码布局，凸显其战略重要性。

但行业面临严峻热管理挑战：传统高功率器件热通道长达9层，多材料界面导致热阻显著，芯片结温易急剧升高；同时，功率密度持续突破，热点热流密度已达100-200W/cm²，逼近太阳表面水平，伴随焊料开裂、界面分层等多样失效模式，高效散热成为制约器件可靠性的关键。

针对这些痛点，刘胜教授指出热管理需从材料、技术双维度突破。材料层面，热界面材料（TIM）是核心环节——TIM1（芯片与外壳间）需兼顾绝缘与导热，TIM2（外壳与散热器间）侧重高效传热，其热导率、热阻、耐温性等指标直接决定传热效率；基板材料则向高性能升级，从传统PCB基板（导热系数1-2W/m·K）转向陶瓷基板（AIN导热系数170-230W/m·K），乃至金刚石基板（兼具超高导热与极端环境稳定性），全球金刚石散热器市场规模年增幅已超20%。

刘胜教授表示，在技术层面，热管理正从风冷、液冷向微通道、热可重构等方向迭代，未来还需强化多场多尺度协同设计，建立统一可靠性标准，才能为高功率器件在新能源、国防等领域的稳定应用保驾护航。

荣芯半导体：新兴Foundry以Chiplet创新破局，抢占先进封装赛道先机

在高峰论坛上，荣芯半导体有限公司副总经理沈亮以《新兴 Foundry 在先进封装领域的战略创新》为主题发表演讲，结合行业趋势与荣芯实践，阐述了新兴Foundry如何通过技术布局与场景落地，在先进封装赛道实现差异化突破。

荣芯半导体有限公司副总经理沈亮

当前，AI算力需求激增推动先进封装成为突破芯片性能瓶颈的关键。沈亮指出，摩尔定律进入5nm节点后，晶体管成本下降幅度锐减，功耗墙、存储墙等问题凸显；而先进封装凭借“极致性能、成本优化、系统重构”优势，成为破局核心——HBM+CoWoS已成为AI芯片标配，2.5D/3D封装市场增速领先，预计2029年全球先进封装市场规模将接近700亿美元，其中AI/HPC领域年复合增长率达20%。

作为国内首家100%社会资本运营的晶圆制造厂，荣芯半导体聚焦22-180nm特色工艺，在Chiplet领域展开三大战略布局：一是瞄准AI驱动的“感存算一体”趋势，依托CIS技术积累，发力智能驾驶、工业机器视觉等场景，助力CIS向高性能、多维度感知升级，预计2029年全球CIS市场规模将接近300亿美元；二是攻关高端CIS的D2W（晶粒与晶圆键合）技术，解决传统晶圆级键合中“逻辑芯片与Pixel芯片尺寸绑定”的成本痛点，通过设计金属层转移连接点、适配BSI工艺等技术突破，让客户可灵活选择先进Logic工艺，降低成本并提升良率；三是关注多晶圆键合（W2W）技术，借力Hybrid Bonding实现高带宽互联，适配HPC、高端CIS等场景的爆发式需求。

沈亮表示，荣芯已在宁波、淮安布局两座12英寸晶圆厂，围绕CIS、BCD、Chiplet等特色工艺构建产能与技术壁垒。未来，新兴Foundry将以“场景需求驱动技术创新”为核心，通过与下游客户深度协同，持续探索先进封装与特色工艺的融合路径，为半导体产业高质量发展注入新动能。

启晟微电子：锚定“先进封装+显示驱动”融合，赋能半导体产业链

江苏启晟微电子科技有限公司总经理李良松以《启晟启航：先进封装和显示驱动芯片碰撞融合》为主题进行演讲，立足企业国资背景与淮安产业布局，阐述了先进封装与显示驱动芯片的融合路径，展现新兴封测力量的战略方向。

江苏启晟微电子科技有限公司总经理李良松

作为淮安城投集团旗下国有企业，启晟微电子成立于2025年8月，聚焦金凸块制作与芯片封测，预计2026年一季度竣工投产，将成为淮安半导体产业链核心环节。李良松指出，当前先进封装市场正迎来爆发期——全球市场年复合增长率达11%，2024年规模425亿美元，2029年将扩至695亿美元；中国市场增速更领先，2024年规模约676.88亿元，2030年预计达1521.21亿元，AI、汽车电子等需求成为核心驱动力。

面对摩尔定律逐步放缓的行业现状，李良松强调“More Than Moore”路径的重要性：通过先进封装技术实现异质异构集成，可突破制程局限。启晟微电子将核心发力点放在“先进封装与显示驱动芯片融合”，一方面布局金凸块、铜凸块封装等关键工艺，适配高功率、高密度互联需求，提供晶圆测试、植球（含重布线）等全链条服务，为显示驱动芯片小型化、高可靠性赋能；另一方面瞄准显示驱动技术升级趋势——当前显示驱动已进入Min/Micro-LED、高刷D时代，对封装的功耗、散热要求陡增，启晟计划通过2.5D/3D封装技术，助力显示驱动芯片向系统级封装演进，实现性能提升与成本优化。

李良松表示，启晟将依托国资资金与资源优势，深度协同淮安半导体产业生态，既要夯实封测技术实力，也将提前布局AI领域相关产品，以“技术协同、市场协同、生态协同”三大维度，推动先进封装与显示驱动芯片的深度融合，力争成为国内封测领域标杆企业。

北方华创：以先进封装设备筑牢异构集成底座，赋能AI算力突破

北方华创微电子装备有限公司先进封装行业总经理郭万国以《芯之所向，器之所成：先进封装设备赋能异构集成新生态》为主题，在CSPT 2025中国半导体封测技术与市场大会高峰论坛上发表演讲，深入解读AI时代先进封装设备的需求趋势，并展示了北方华创在该领域的全链条设备解决方案。

北方华创微电子装备有限公司先进封装行业总经理郭万国

郭万国指出，AI大模型、自动驾驶等应用爆发，推动算力需求激增，先进封装已成为突破芯片性能瓶颈的核心路径。数据显示，2.5D/3D封装2024-2030年复合增长率近20%，2030年全球先进封装市场规模将达830亿美元，首次超越传统封装；先进封装设备市场同步高增，2030年开支预计达300亿美元，其中混合键合、TSV刻蚀等前段工艺设备占比将达42.2%，规模126亿美元，设备需求集中爆发。

针对先进封装技术迭代需求，北方华创推出刻蚀、薄膜、清洗、炉管多类核心设备，全面覆盖2.5D/3D TSV、Cu Expose、UBM/RDL等关键工艺，帮助客户稳定实现量产，规避制造风险。

目前，北方华创已面向先进封装领域提供二十余款装备，覆盖2.5D/3D TSV、Fan-out、Flip Chip等全场景，与国内外头部封测客户建立深度合作。郭万国表示，未来北方华创将持续以客户需求为导向，依托前道技术积累深化设备创新，与产业链协同构建开放生态，助力中国先进封装企业突破异构集成技术壁垒，为AI算力规模化落地提供设备支撑。

康姆艾德：AI+X-Ray检测重塑先进封装质控，筑牢零缺陷生产防线

康姆艾德机械设备（上海）有限公司中国区总经理郭新宇以《AI 赋能 晶见未来：X-Ray 智能检测重塑先进封装质控体系》为主题演讲，聚焦先进封装质控痛点，展示了AI与X-Ray检测技术融合的创新解决方案。

康姆艾德机械设备（上海）有限公司中国区总经理郭新宇

郭新宇指出，当前先进封装市场受“更低成本、更高算力、更高带宽、更快上市时间”四大趋势驱动，但同时面临零缺陷要求、技术结构复杂、量产效率提升等挑战——2.5D/3D封装中的TSV（硅通孔）、微凸点等微小结构，对检测精度和效率提出极高要求，传统检测手段难以满足良率管控需求。

针对这一痛点，康姆艾德推出“X-Ray检测硬件+Dragonfly AI图像分析软件”的一体化解决方案，覆盖“根源分析（Root Cause）、失效分析（Failure Analysis）、过程控制（Process Control）”全流程，保障量产过程中的实时质控。软件端，Dragonfly AI通过智能图像切片、三维重建技术，能快速定位缺陷根源，例如在TSV填充工艺中，可精准分析气泡形成原因，助力工艺优化；在芯片贴装环节，可高效识别凸点桥连、基板裂纹等问题，大幅缩短失效分析周期。

目前，康姆艾德凭借全球化布局（研发投入占比15%，亚洲市场占比62%）与本地化服务能力，其检测方案已适配TSV填充、晶圆级键合、微凸点检测等先进封装关键场景。郭新宇表示，未来将持续深化AI与X-Ray技术的融合，以更精准、高效的智能检测方案，助力先进封装企业突破质控瓶颈，实现零缺陷生产目标。

华天科技：以先进封装技术破局，引领中国封测生态共荣

在下午的高峰论坛上，华天科技首席科学家、西安电子科技大学教授张玉明以《精封强链，智启新局——中国封测的创新突破与生态共荣》为主题发表演讲，深入剖析行业趋势与中国封测产业的创新路径，提出以技术突破与生态协同推动产业升级。

华天科技首席科学家、西安电子科技大学教授张玉明

张玉明指出，AI算力需求呈指数级增长，驱动先进封装成为突破芯片性能瓶颈的核心。当前封装技术正从传统引线键合向“高精度、高密度”演进，混合键合（Cu-Cu）技术已实现<10μm间距互连，华天科技HMatrix平台通过2.5D/3D集成、TSV、RDL等工艺，构建多芯片异质异构集成解决方案，可使芯片带宽提升5倍以上、系统成本优化30%，适配AI、自动驾驶等高端场景。

从市场格局看，2024年全球封测市场规模达821亿美元（同比+5%），中国占比超38%（3146亿元，同比+7%），但高端领域仍存短板——全球TOP10封测企业中中国台湾占比57%，大陆企业核心设备、材料部分依赖进口。对此，张玉明提出“三级跨越”发展路径：中国封测已从代工配套迈向自主创新，正全力冲刺生态主导阶段，需通过“自主研发+产学研协同”攻克Chiplet、3D封装等关键技术，同时构建“龙头牵引+中小配套”的区域产业集群，推动设计、制造、封测上下游融通。

目前，华天科技已投资20亿元布局2.5D/3D封装产线，实现40μm-25μm微凸点工艺落地，未来将持续推进混合键合间距突破至1μm级。张玉明强调，先进封装已从制造后端跃升为价值前沿，中国封测企业需以技术突破筑牢产业根基，以生态共荣提升全球竞争力，方能在后摩尔时代实现从“并跑”到“领跑”的跨越。

易卜半导体：以2.5D/3D封装破局HPC与CPO瓶颈

在大会现场，新微集团战略市场部总监、上海易卜半导体市场与销售中心副总经理任颖丹，以《HPC 和 CPO 的 2.5D/3D 封装解决方案》为主题演讲，聚焦AIDC算力与传输瓶颈，提出先进封装破局路径。

新微集团战略市场部总监、上海易卜半导体市场与销售中心副总经理任颖丹

任颖丹指出，AI大模型算力需求每两个月翻一番，推动AIDC进入超节点架构时代，但存储墙、通信墙、功耗墙成为关键制约——GPU性能每2年增长3.3倍，而互联带宽仅增长1.4倍，NVIDIA GB200超节点功耗更是达120kW。同时，光传输在长距离场景优势显著，但电传输在短距离仍不可替代，“光铜共存”成趋势。

针对这些痛点，易卜半导体推出三大核心2.5D/3D封装解决方案：一是CoWoS系列，CoWoS-S通过硅中介层实现Logic SOC与HBM高密度互连，CoWoS-L则用桥接芯片（Bridge Die）突破封装尺寸限制，适配大算力场景；二是COORS-V/R方案，COORS-V以硅桥直连SOC与HBM降本提效，COORS-R采用RDL中介层实现灵活互连；三是CPO光电共封方案，将光芯片（PIC）与电芯片（EIC）集成封装，大幅降低信号衰减与功耗，已导入GPU、光引擎等头部客户。

任颖丹同时提及技术挑战，如晶圆翘曲控制、热管理、精细间距互连等，易卜正联合新微集团生态资源攻克。未来，依托上海工研院8英寸中试线，易卜将持续深化2.5D/3D封装与硅光技术融合，为HPC、AI服务器等场景提供更高效的互连解决方案。

元夫半导体：减薄切割成先进封装基石，整体方案破解工艺痛点

江苏元夫半导体科技有限公司总经理余晨娴以《先进封装的基石——减薄切割整体解决方案》为主题发表演讲，强调减薄切割工艺在先进封装产业链中的核心支撑作用，并分享了元夫半导体针对行业痛点的定制化解决方案。

江苏元夫半导体科技有限公司总经理余晨娴

余晨娴指出，随着2.5D/3D封装、Chiplet等先进技术迭代，芯片集成度不断提升，对晶圆减薄切割的精度、效率与稳定性提出更高要求。当前行业面临多重挑战：一方面，先进封装中Chiplet异构集成、TSV工艺普及，需将晶圆减薄至数十微米级别，传统减薄技术易导致晶圆翘曲、崩边，影响后续键合良率；另一方面，不同尺寸、材质的芯片混合切割场景增多，如逻辑芯片与HBM存储芯片的协同切割，对切割刀具寿命、粉尘控制、切割路径规划的兼容性要求显著提高。

针对这些痛点，元夫半导体推出“减薄-切割-检测”一体化整体解决方案：在减薄环节，采用多步研磨与化学机械抛光（CMP）结合工艺，搭配高精度压力控制系统，实现晶圆厚度偏差控制在±1μm内，同时通过边缘保护技术减少薄晶圆破损风险；切割环节，创新研发超细金刚石切割刀片与自适应切割参数算法，适配从200mm到300mm晶圆、不同材质的切割需求，切割道宽度最小可至20μm，兼顾效率与精度；此外，方案还集成在线光学检测模块，实时监测减薄厚度均匀性与切割断面质量，实现工艺全流程质控。

据悉，该方案已在先进封装关键场景落地，如为HBM存储芯片堆叠提供超薄晶圆减薄支持，为Chiplet异构集成提供高精度切割服务，助力客户提升封装良率15%以上、降低单位工艺成本8%。余晨娴表示，未来元夫半导体将持续优化工艺，针对更大尺寸晶圆、更薄厚度需求升级设备与耗材，进一步夯实先进封装“基石”，为半导体产业异构集成发展提供坚实工艺保障。

安牧泉智能：以3D-SiP技术突破，筑牢AI芯片先进封装底座

长沙安牧泉智能科技有限公司董事长朱文辉以《先进封装构筑AI底座》为主题发表演讲，结合行业趋势与企业研发实践，阐述了先进封装如何通过技术突破支撑AI算力需求，为AI芯片性能提升提供核心保障。

长沙安牧泉智能科技有限公司董事长朱文辉

朱文辉指出，AI大模型驱动算力芯片向“多芯粒、大尺寸、高功率”升级——Intel Ponte Vecchio封装含47颗芯粒，AMD MI300算力达382.4TFlops，NVIDIA H100功率突破700W，传统封装已难以适配。

在此背景下，3D-SiP（系统级封装）成为“超越摩尔”的关键路径，可通过异构集成突破性能瓶颈，实现“空间换性能”，目前2.5D/3D封装已成为高端AI芯片主流技术选择，TSMC CoWoS、SoIC及NVIDIA 3D堆叠方案均印证这一趋势。

针对3D-SiP技术落地的核心挑战，安牧泉从基础研究与技术应用双端突破：在高密度互连、热管理和可靠性层面攻克技术挑战和客户难题。

作为聚焦高端芯片封装的国家专精特新企业，安牧泉已具备FC-SiP全流程服务能力，可承接≥30×30mm大芯片封装，良率超99.8%。朱文辉表示，未来将持续深化3D-SiP技术迭代，联动产业链上下游构建国产化封装生态，为AI服务器、高端算力芯片等场景提供更高效、可靠的封装解决方案，助力中国半导体产业突破算力瓶颈。

通富微电：AI驱动先进封装迎爆发期，混合键合与CPO成技术核心

通富微电子股份有限公司副总裁谢鸿以《先进封装的动态和发展趋势》为主题发表演讲，结合市场数据与技术实践，剖析了AI时代先进封装的产业格局与核心技术方向。

通富微电子股份有限公司副总裁谢鸿

谢鸿指出，AI的爆发性增长重塑半导体市场需求，2024年全球集成电路产值达6720亿美元，其中逻辑/计算、存储、功率/模拟领域占比超85%。而先进封装作为算力突破的关键支撑，正迎来里程碑式发展——2025年其销售额将首次超越传统封装，虽仅占封装总量7.4%，却贡献48%的销售额，预计2025年全球先进封装规模达400亿美元，2034年将增至540亿美元，亚太地区（尤其是中国）占比65%，消费类与车载电子需求占比达85%。

技术层面，互连技术迭代成为核心驱动力。随着芯片性能提升，凸点间距（Bump Pitch）持续缩小，从传统FC（Flip Chip）的20μm级迈向Hybrid Bonding（混合键合）的1μm级，其凭借高带宽、低延迟优势，已应用于SONY CIS、AMD 3D V-CACHE等产品，不过仍面临CMP工艺复杂、nm级对准精度、ISO 3级洁净度等挑战。

同时，CPO（共封装光学）技术加速落地，NVIDIA Spectrum-X/Quantum-X产品已实现100-200Tb/s带宽，台积电COUPETM方案推动光电集成，预计2026年国内迎来CPO量产。此外，载板技术向玻璃基板演进，其在翘曲控制、成本（低于硅中介层）、透光性（适配CPO光导需求）上的优势，将成为高端封装新选择。

针对高功率芯片散热痛点，谢鸿提到散热技术已从传统有机硅脂转向金属盖、VC、液冷方案，AI算力中心液冷应用显著增加。他强调，未来先进封装需产业链协同：设备与材料供应商需匹配技术迭代速度，晶圆厂、封测厂、系统厂的业务边界持续融合，将催生更多创新合作模式，共同推动产业突破算力瓶颈。

迈为技术：突破先进封装设备核心技术，国产化设备助力产业升级

迈为技术（珠海）有限公司副总经理兼CTO陈万群以《先进封装关键装备及核心技术突破》为主题演讲，聚焦先进封装装备国产化痛点，展示了迈为在关键设备与核心技术上的突破成果。

迈为技术 (珠海) 有限公司副总经理兼 CTO 陈万群

陈万群指出，随着摩尔定律放缓，先进封装成为提升芯片性能的核心路径。2025年全球先进封装市场规模将达400亿美元，2028年预计增至786亿美元，年复合增长率9%，远超传统封装。但先进封装装备长期依赖进口，尤其是混合键合、高精度划片等设备，成为产业发展瓶颈。

针对这一现状，迈为技术推出全流程先进封装装备解决方案：在晶圆减薄环节，研抛一体机实现8/12寸晶圆减薄至30μm，TTV控制精度达±2.5μm，国产市占率第一；激光划片机覆盖纳秒至飞秒多型号，开槽深度≥10μm，解决Low-K/CMOS晶圆高精度划片需求；混合键合设备对位精度达30nm，键合效率15对/小时，内环境洁净度达Class 1级，成功实现小批量销售与国产化替代。同时，迈为还提供Die-to-Wafer（D2W）与Wafer-to-Wafer（W2W）两种键合方案，分别适配HBM、GPU与CIS、3D NAND等不同场景需求。

核心技术层面，迈为技术突破多项“卡脖子”难题，包括高精度气浮轴承技术、高精度运动平台技术、高精度成像系统超像素视觉算法、高精度力热控制技术等。此外，多物理场仿真技术实现流-固、热-力耦合分析，为设备性能优化提供支撑。

作为泛半导体高端装备制造商，迈为技术已形成“核心部件+整机集成+耗材”的全链条能力，其半导体磨划设备获国内龙头企业认可。陈万群表示，未来迈将持续深化装备与工艺融合，推动先进封装装备国产化进程，为半导体产业突破算力瓶颈提供设备保障。

埃芯半导体：量检测设备破局先进封装，助力超越摩尔定律

深圳市埃芯半导体科技有限公司董事长张雪娜以《先进封装量检测设备助力超越摩尔定律》为主题演讲，聚焦先进封装量检测痛点，展示了国产设备如何通过技术创新支撑产业突破。

深圳市埃芯半导体科技有限公司董事长张雪娜

张雪娜指出，随着CoWoS、HBM、混合键合等先进封装技术迭代，量检测精度与效率需求陡增——HBM3裸片厚度已薄至30μm，HBM4将采用C2W混合键合，TSV密度持续提升，传统量检测设备难以适配微米/亚微米级缺陷识别、微凸块组分分析等需求。

针对这些挑战，埃芯半导体构建“光学+X射线”双技术路线，推出几大核心量检测设备：AI-XV200实现先进封装2D/3D缺陷检测，可精准识别TSV空洞、金属层缺陷；AX-TArray以<15μm微焦斑支持微凸块组分测量，检测精度优于行业主流设备，多通道设计适配量产需求；HYC-R100覆盖厚硅（≤200μm）、TSV形貌、DTI工艺量测，兼容常规膜厚与OCD检测；HYI-300UR可集成于CMP机台，实现晶圆减薄实时厚硅量测；AI-FV则专注键合缺陷检测，保障异构集成可靠性。

目前，埃芯设备已服务国内一线晶圆厂，覆盖Logic、3D NAND、DRAM及先进封装全场景，解决微凸块组分、TSV空洞、厚硅量测等“卡脖子”问题。张雪娜表示，埃芯将持续深化AI与量检测技术融合，推动设备精度与效率升级，为先进封装产业超越摩尔定律提供关键量测支撑。

中国电科58所：攻关12英寸有机SOW工艺，突破国产先进封装集成瓶颈

在CSPT 2025中国半导体封测技术与市场大会高峰论坛的最后，中国电科58所（中科芯集成电路有限公司）重点实验室微系统集成工艺中心副主任王刚，以《12英寸有机晶上系统SOW集成组装工艺初探》为主题演讲，分享了国产12英寸有机晶上系统（SOW）的研发进展与技术突破，为高性能计算封装提供新路径。

中科芯集成电路有限公司重点实验室微系统集成工艺中心副主任王刚

王刚指出，高算力需求推动封装向“大尺寸、高密度、高功率”升级——当前高端芯片需1~10TB/s的芯粒互连带宽、<5ns延迟，且封装散热需求达万瓦级。而SOW（晶圆上系统）通过在单张晶圆上集成计算、存储、传感等“预制件”，可实现综合性能数量级提升，成为突破算力瓶颈的关键方向。

但国产SOW面临特有挑战：受限于制程差距，需集成更大尺寸、更高功耗裸芯；基板与桥片技术不足，需更大面积、更多布线层解决互连问题，还需攻克大尺寸晶圆翘曲、高精度键合、高效散热等工程难题。

针对这些痛点，中国电科58所已构建多维度技术能力：工艺端，实现直径≤30μm、节距≤60μm的高密度铜柱凸点，开发出翘曲可控的12英寸高密度有机基板，并通过模封工艺优化将晶圆翘曲控制在8.28mm以内；设备端，联合研发国产化高精度热压键合装备，适配芯片与12英寸有机基板的大规模键合；系统集成端，完成12英寸晶圆上117颗芯粒的集成设计，芯粒间最高传输速率6.25Gbps，单计算簇带宽达50Gbps。

未来，团队将聚焦PI/Cu混合键合技术，目标实现焊盘直径<5μm、节距<10μm、对准精度<500nm的低温键合（<200℃），进一步突破高密度互连瓶颈。王刚表示，12英寸有机SOW技术将为国产高性能计算、AI芯片提供自主可控的封装方案，助力半导体产业突破“前道制程限制”，实现后道集成的换道超车。

结语

综合来看，本次CSPT 2025大会不仅是一场技术交流的盛会，更是一个产业协同合作的平台。大会还通过组织展览、技术论坛、联谊活动等多种形式，为封测产业链上下游企业提供了全方位的交流机会，共建半导体封测生态。

特别值得一提的是，大会还策划举办了 “封测大会掼蛋联谊赛”，以牌会友，为封测产业链上下游的企业家、专家学者、技术和管理人员提供了一个非正式的沟通平台，深化合作，共谋发展。

除了高峰论坛，本次大会在第二天还设置了多个平行论坛，覆盖了半导体封测领域的最新技术趋势和产业合作方向，与会专家们将继续就2.5D/3D集成、HBM、Chiplet与异构集成，以及封装材料、设备等前沿技术方向展开深入讨论，共显中国半导体封测产业的活力与潜力。