后摩尔时代的封装突围，透视AI芯片集成技术新趋势

10月28-29日，由荣芯半导体（淮安）有限公司和未来半导体主办的第23届中国半导体封测展暨封测技术与市场大会（CSPT 2025）在江苏淮安隆重举办，以“集聚封测智慧，赋能AI新时代”为主题，涵盖1场高峰论坛、5场技术研讨会及1个专业主题展，汇聚全球封测领域企业、专家与精英，共探产业创新方向与市场趋势。

大会次日（29日），举办的平行论坛聚焦先进封装国产化落地的关键工艺、材料与应用安排了多场平行论坛：2.5D/3D集成封装大会、封装材料创新与合作大会、先进IC载板与材料论坛、AI芯片先进封装与集成技术、AI芯片先进封装与集成技术以及生态圈活动。

本次，我们针对“AI芯片先进封装与集成技术”论坛，解读行业专家带来的精彩分享与行业洞察。

江城实验室：先进封装与制程协同，破解智算时代算力增长瓶颈

在CSPT 2025中国半导体封测技术与市场大会次日举办的“AI芯片先进封装与集成技术”平行论坛上，江城实验室研究员梁嘉宁以《智算时代先进封装和先进制程协同发展》为主题发表演讲，指出后摩尔时代需通过“先进制程+先进封装”协同，才能满足智算领域指数级增长的算力需求，同时分享了关键工艺挑战的解决路径与实验室技术布局。

江城实验室研究员梁嘉宁

梁嘉宁首先点明行业核心矛盾：摩尔定律逼近物理极限，先进制程研发成本激增，晶体管密度增速放缓；而智算需求却呈爆发式增长，2028年中国智能算力规模预计达1436 EFLOPS，GPT-4等大模型参数量超万亿，芯片实际算力增长与需求严重失配。

在此背景下，单一依赖制程微缩已难破局，先进封装通过2.5D/3D高密度集成，将CPU/GPU、存储等芯粒异构整合，成为高性能AI芯片的“必备技术”——以NVIDIA GH200为例，其通过2.5D CoWoS封装集成8颗HBM2e，实现800GB/s内存带宽，印证了封装对芯片能力的定义作用。

演讲中，梁嘉宁强调先进制程与封装面临四大共性挑战：一是高精度对准，两者对对准精度要求均需<100nm，多层集成中键合偏移易导致功能失效；二是晶圆减薄，先进制程需减薄至300nm以下，先进封装减薄尺寸趋近同一量级，需平衡“低损伤”与“厚度控制”；三是互连技术，从微米级Cu互连到纳米级W/Co互连，需解决信号完整性与电阻问题，混合键合已向400nm以下间距演进，逼近电路级集成；四是工艺温度兼容性，前道高温需求（>600℃）与后道低温限制（<400℃）存在冲突，尤其需适配DRAM等热敏器件。

针对这些挑战，梁嘉宁提出“工艺优化+仿真协同”的解决思路：在工艺端，开发SiGe刻蚀终止层实现低损伤晶圆减薄，通过TSV阵列与混合键合技术提升互连密度；在仿真端，构建热-力-电多物理场耦合模型，精准预测晶圆翘曲、键合缺陷等问题，同时建立互连材料微观迁移机制数据库，为材料筛选提供理论支撑。

据悉，江城实验室已布局三大核心技术平台：高密度晶圆集成（HBW）支持<1μm互连间距、200nm键合精度；平面芯粒异质封装（HIC）可集成不同尺寸硅基/化合物芯片；高密度硅转接板（SIC）实现500nf/mm²以上高密度电容与超高深宽比TSV（20:1）。未来，江城实验室将持续深化“制程-封装”协同研发，为GPU、3D-NPU等算力芯片提供架构创新与工艺示范，助力智算产业突破算力瓶颈。

南京屹立芯创：气泡解决方案筑牢先进封装可靠性

南京屹立芯创半导体科技有限公司研发工程师巫碧勤以《先进封装破解AI算力之气泡解决方案》为主题演讲，聚焦先进封装中胶层气泡这一关键痛点，分享了针对性解决方案，为高性能AI芯片封装的可靠性保驾护航。

南京屹立芯创半导体科技有限公司研发工程师巫碧勤

巫碧勤指出，AI与HPC需求正驱动先进封装市场高速增长。据Yole数据，2023-2029年全球先进封装市场年复合增长率达12.7%，2029年规模将突破800亿美元，其中2.5D/3D封装增速高达20.9%，成为算力芯片的核心支撑技术。但随着BBCube、HBM等先进封装技术普及，粘胶键合工艺（如Wafer-on-Wafer/WOW、Chip-on-Wafer/COW）中的气泡问题日益凸显——薄晶圆（<200μm）键合时，胶层气泡会导致TSV互联失效、热阻升高，严重影响芯片带宽与稳定性，成为制约AI算力释放的隐形瓶颈。

针对这一痛点，屹立芯创推出“除泡+压膜”一体化解决方案：核心产品除泡系统（De-void System）可精准消除粘胶层气泡，适配SiP系统级封装、FC倒装等主流工艺；晶圆级真空贴压膜系统则通过真空环境与精准压力控制，实现薄晶圆的无气泡键合，保障键合后晶圆总厚度偏差（TTV）≤1μm，满足BBCube技术对“低应力、高密度互联”的要求。该方案已在半导体封装、功率模组等场景落地，可支撑4层300mm晶圆堆叠，且在堆叠芯片数量超HBM2E 4倍时，仍能降低2/3热阻，显著提升封装良率与散热效率。

作为智能除泡及压膜系统专家，屹立芯创已构建“1+3+N”战略布局——以南京全球总部为核心，依托台湾-东京研发测试平台、大数据与行动测试应用平台，在苏州、深圳等多地设应用服务中心，业务覆盖全球主要半导体产区。同时，公司还提供SAT、SEM等实验室分析服务，为解决方案优化提供数据支撑。巫碧勤表示，公司未来将持续深化技术研发，针对更薄晶圆、更高密度封装场景升级解决方案，助力先进封装突破可靠性瓶颈，为AI算力芯片稳定运行提供坚实保障。

珠海天成：以先进封装技术破局算力困局，多维互连助力算力迭代

珠海天成先进半导体科技有限公司市场总监蔡云豪以《突破算力困局:先进封装技术助力算力迭代》为主题演讲，直指后摩尔时代算力增长瓶颈，阐述了先进封装如何通过技术创新成为算力突破的核心支撑。

珠海天成先进半导体科技有限公司市场总监蔡云豪

蔡云豪指出，当前半导体产业面临双重挑战：一方面，摩尔定律逼近物理极限，3nm节点量子泄漏电流达1μA/μm²，漏电功耗占比升至35%，且先进制程成本激增；另一方面，算力需求呈指数级增长，AI大模型推动算力需求每2年翻番，芯片实际算力增长与需求严重失配，“存储墙”“面积墙”“功耗墙”“功能墙”成为主要瓶颈。

对此，先进封装可实现“性能等效、成本优化”，例如通过CoWoS封装能让5nm芯片性能等效3nm，同时节约40%成本，成为破局关键。

从市场来看，先进封装正加速扩容。据Yole预测，2025年先进封装市场占比已超传统封装，2028年全球规模将达786亿美元，其中2.5D/3D封装因适配AI/高性能计算需求，年复合增长率高达30%，成为增长核心引擎。

技术层面，蔡云豪详解先进封装多维突破路径：在核心封装技术上，CoWoS系列形成差异化路线——CoWoS-S通过亚微米RDL（与深孔3D电容，实现HBM高密度集成；CoWoS-R采用Fan-out结构与混合RDL，平衡密度与成本；CoWoS-L则通过Si桥与树脂基板，集成更多有源芯片。此外，高深宽比TSV技术实现更高密度互连，双大马士革超细RDL工艺降低成本，高热流一体化散热技术解决多芯粒堆叠热管理难题，全方位突破算力制约。

针对光电传输瓶颈，蔡云豪强调CPO技术的重要性：通过将光引擎与交换芯片共封，缩短传输路径，可减少50%传输功耗、降低延迟，如Broadcom Bailly方案集成8个6.4Tbps光引擎，总带宽达51.2Tbps。

珠海天成则构建“九重”晶圆级三维集成技术体系，覆盖2.5D Si中介层、3D TSV集成、混合键合等关键技术，可提供FCBGA、FCCSP等多形态封装解决方案。蔡云豪指出，公司未来将持续深化多维互连技术，以先进封装助力算力迭代，为AI、HPC等场景破解算力困局。

苏州模流：Moldex3D模流分析方案，护航先进封装工艺良率与性能

苏州模流分析软件有限公司CAE技术经理秦舒阳以《Moldex3D先进封装模流分析解决方案及最新技术进展》为主题演讲，聚焦先进封装模塑工艺痛点，分享了全流程模流仿真方案，为封装良率提升与性能优化提供技术支撑。

苏州模流分析软件有限公司CAE技术经理秦舒阳

秦舒阳指出，先进封装封装形式复杂，模塑过程中材料流动、温度场、应力分布等因素直接影响封装可靠性。Moldex3D针对此推出全场景解决方案，覆盖传递模塑（TM）、压缩成型（CM）、底部填充（CUF/MUF/NUF）、灌封等核心工艺，可适配RF IC、存储IC、车规功率模块等多类产品，通过“材料-工艺-设计”三维协同仿真，提前预判工艺缺陷。

据介绍，方案核心优势在于多维度精准把控：材料端，依托ISO 17025认证的材料表征中心，通过流变仪、DMA等设备量化材料黏度、固化动力学等关键参数；工艺端，仿真注塑速度、压力、冷却速率等参数对填充均匀性的影响；设计端，分析浇口数量、基板厚度等几何因素对引线偏移（Wire Sweep）、Paddle移位（PS）的作用。同时，方案还支持排气分析、填充浓度分析、模后固化分析，可有效解决气泡残留、填料分布不均、封装翘曲等行业常见问题。

目前，Moldex3D已服务英特尔、三星、长电科技等全球头部企业，其仿真方案能帮助企业减少物理试模次数，缩短研发周期，提升封装良率。秦舒阳表示，未来公司将持续深化与先进封装工艺的适配，针对3D封装、异质集成等复杂场景优化仿真模型，为半导体封装产业高质量发展提供更精准的CAE技术支持。

联合微电子：嵌入式硅桥破解芯粒互联瓶颈，助力高性能计算芯片自主可控

联合微电子中心（CUMEC）有限责任公司微系统中心副主任唐昭焕以《面向高性能计算的嵌入式硅桥集成工艺解决方案》为主题演讲，指出芯粒（Chiplet）集成是后摩尔时代半导体产业“换道超车”的关键赛道，而嵌入式硅桥则是突破芯粒互联瓶颈的核心技术，并分享了联合微电子的自主技术成果与解决方案。

联合微电子中心（CUMEC）有限责任公司微系统中心副主任唐昭焕

唐昭焕强调，芯粒集成的核心在于“分、联、合”——将SoC拆分为模块化芯粒，通过先进封装技术互联，重构高性能系统级芯片，可大幅提升良率、降低成本。但这一过程中，互联是关键瓶颈，嵌入式硅桥凭借高带宽密度、低传输损耗优势，成为主流方案：英特尔EMIB、台积电CoWoS-L、三星I-Cube-E等架构均集成硅桥，解决计算与存储芯粒的高速互联问题。

依托自主建成的8英寸90nm高端特色工艺线（总投资超13亿元，月产能3000片），联合微电子研发两大嵌入式硅桥技术平台：一是HDIB-H高带宽密度平台，采用3-6层大马士革布线，最小线宽/间距0.4μm/0.4μm，支持TSV（孔径5-20μm）与UCle、PCle协议，HBM2e硅桥产品带宽密度达339Gbps/mm，3dB带宽2.8GHz，满足3.6Gbps/pin的通信需求；二是HDIB-L低传输损耗平台，以2μm/2μm线宽/间距、2μm布线厚度为核心，适配模拟信号传输，线长200μm时3dB带宽仍≥40GHz，传输损耗低至0.68dB@40GHz。

针对不同应用场景，联合微电子提供定制化集成解决方案：面向大芯粒的晶圆级方案与小芯粒的面板级方案，均支持硅桥芯片的TSV、IPD、DTC集成，并开放7套工艺PDK，适配Cadence、Ansys等设计平台，提供从链路仿真、版图设计到热/翘曲评估的全流程协同支持。目前，该方案已与芯和、硅芯等企业合作，构建起完整设计生态。

唐昭焕表示，嵌入式硅桥是连接Foundry与OSAT的关键纽带，联合微电子将持续深化技术迭代，推动硅桥与先进封装工艺融合，助力国产高性能计算芯片突破互联瓶颈，实现自主可控发展。

华封科技：贴片设备成先进封装“关键基建”，技术突破助力算力突破

华封科技有限公司集团销售经理李天鸣以《设备贴片：助力先进封装发展的关键力量》为主题演讲，指出后摩尔时代下，贴片设备作为先进封装的“核心建造工具”，正通过高精度、高速度、大尺寸突破，支撑Chiplet架构与先进封装产业化，破解算力增长瓶颈。

华封科技有限公司集团销售经理李天鸣

李天鸣开篇点明行业背景：随着摩尔定律逼近物理极限，“功耗墙、内存墙、成本墙”凸显，而先进封装通过Chiplet异构集成，成为提升算力、降低成本的核心路径——当前英伟达GB200、AMD MI325等顶尖AI芯片均依赖“Chiplet+先进封装”架构。

在此过程中，贴片设备（Die Bonder）如同“芯片建造的起重机”，通过“拾取-放置”（Pick&Place）实现芯粒精准互联，是构建复杂封装结构的关键设备，其精度、速度直接决定先进封装的良率与产业化能力。

从技术趋势看，贴片设备正朝着“三高一化”演进：高精度方面，从传统倒装的±10-15μm精度，迈向2.5D/3D封装的±1-3μm，混合键合场景更需<200nm亚微米级精度，满足高端封装需求；高速度方面，为适配批量生产，设备UPH需突破20K，华封部分设备已实现162K/天的产出效率；大尺寸方面，FOPLP成为降本关键，华封可支持700mm×700mm大尺寸载板，面积效率达81%，较晶圆级封装成本降低20%；面板化则成为核心趋势，解决大尺寸芯片互联与成本难题，Space X等企业已布局该方向。

作为全球领先的先进封装设备商，华封科技已构建显著竞争优势：在晶圆级封装领域，是日月光独家供应商，服务高通等客户的5G芯片； 2.5D封装领域，国内先发，为日月光FOCOS工艺累计供货20+台，支持多芯粒混合集成；板级封装领域，更是全球唯一能批量供货的厂商，为ST、特斯拉、Space X等提供超20台设备，支撑卫星射频芯片、电源管理芯片共封。目前，公司客户覆盖英伟达、Intel、AMD等国际头部企业，业务布局新加坡、中国台湾、菲律宾等多地。

李天鸣表示，华封正推进“先进封装设计+整线解决方案”战略，组建由日月光前CTO带队的核心团队，提供设备、工艺、软件、IP授权全链条服务，助力国内先进封装设备自主化，为算力芯片产业化提供“关键基建”支撑。

触点智能：固晶机全系列方案破局存储芯片带宽瓶颈，赋能AI存储升级

在CSPT 2025中国半导体封测技术与市场大会上，东莞触点智能装备有限公司研究院副院长欧阳小龙以《助力存储芯片带宽革命:触点智能固晶机全系列解决方案》为主题演讲，聚焦AI驱动下存储芯片的带宽需求升级，分享针对性固晶机技术方案，为存储封装突破精度、堆叠、薄die等瓶颈提供支撑。

东莞触点智能装备有限公司研究院副院长欧阳小龙

欧阳小龙首先指出，存储芯片市场正迎来“回暖+增长”双机遇：2024年市场营收同比增长78%，2025年预计增速18%，AI Cloud与AI Edge场景更推动存储向“高带宽、大容量、低延迟、小尺寸”升级。然而，这一过程中，封装工艺面临三大核心挑战：一是移动端嵌入式闪存向UFS 4.x演进，超薄主控芯片（50-80μm）倒装易裂片；二是垂直引线封装（VW/VCS/VFO）需±5μm级贴合精度；三是HBM/HBF等高性能存储需可靠的TSV多层堆叠技术。

针对这些痛点，触点智能推出全系列固晶机解决方案：在移动端闪存领域，AP-M2000FC通过“多轴多步顶薄die方案”与“Flux自动检测”，适配50-80μm超薄die倒装，避免裂片风险，同时支持DAF堆叠与Flipchip柔性集成；在垂直引线封装领域，基板级AP-M2000实现±5μm@3σ精度，晶圆级方案精度提升至±3μm@3σ，满足Kioxia VW、三星VCS等工艺需求；在HBM/HBF高性能存储领域，AP-TC2000晶圆级热压键合机表现突出，定位精度达±1.5μm@3σ，支持420℃高温键合与200℃/s快速升降温，可实现1500 UPH的无 flux 工艺，解决超薄DRAM/Flash die的翘曲与多层堆叠难题。

目前，触点智能技术已实现市场深度渗透——AP-M2000系列在存储芯片薄die DAF堆叠等成熟工艺中渗透率超55%，覆盖80%存储封装场景。作为成立于2016年的精密装备企业，触点智能已拥有100+专利，获ISO 9001/14001/45001认证，首创半导体封装无人化整线、3D超薄堆叠固晶机等4项核心技术，未来还将向200nm精度的混合键合设备演进，进一步支撑AI时代存储芯片的带宽革命。

欧阳小龙表示，触点智能将持续以“精密取放技术”为核心，通过全系列固晶机方案，助力存储芯片突破封装瓶颈，为AI、云计算等场景提供高可靠、高性价比的存储封装装备支撑。

盛美半导体：FOPLP工艺国产设备突破，全链条方案助力先进封装产业化

盛美半导体设备(上海)股份有限公司销售经理丁明星以《FOPLP工艺国产设备进展》为主题演讲，聚焦面板级先进封装（FOPLP）国产化设备痛点，分享了盛美在电镀、清洗、刻蚀三大核心设备的技术突破，为FOPLP工艺规模化应用提供国产装备支撑。

盛美半导体设备(上海)股份有限公司销售经理丁明星

作为国内半导体设备领军企业，盛美半导体已构建覆盖前道、后道、大硅片的全产品线，拥有1699项专利申请（540项已授权），在上海张江、川沙及临港布局三大研发制造基地，员工超2000人。

针对FOPLP工艺对“大尺寸、高精度、低污染”的设备需求，公司重点研发三大核心设备：

面板级先进封装电镀设备：采用水平式电镀腔体设计，搭配独立多阳极控制与四边密封技术，既能避免边缘种子层损伤，又能通过旋转调节保证面板内及面板间膜厚均匀性，已适配510×515mm、600×600mm大尺寸面板，可实现Cu/Ni/SnAg等多种金属镀层，满足高密度扇出（HDFO）、Mega Pillar（120μm）等量产需求，设备WPH与垂直电镀相当，兼顾效率与精度。

负压清洗设备：依托真空吸附式 Chuck 设计，实现面板稳定固定，适配≤20μm凸点间距与SOH（20μm以下）清洗需求，真空环境下清洗液穿透力强，可高效处理Die数量多、尺寸多样的整合芯片，解决传统清洗残留难题。

边缘湿法刻蚀设备：配备精准对中装置，确保边缘刻蚀精度，可控制面板翘曲≤10mm，适配FOPLP工艺中基板边缘的精细化处理，为后续封装互连提供平整基底。

目前，盛美FOPLP设备已形成“电镀-清洗-刻蚀”全链条解决方案，可根据客户需求提供定制化服务，重点服务国内先进封装工厂。公司同时推进临港基地建设，计划2026年达产，进一步扩大FOPLP等先进设备产能。根据战略规划，盛美将持续拓展湿法与干法设备产品线，目标2030年跻身全球集成电路设备企业十强行列，覆盖超200亿美元市场规模。

丁明星表示，FOPLP作为先进封装降本关键工艺，其国产化装备突破对产业链自主可控意义重大。盛美将持续深化设备与工艺的协同创新，助力国内FOPLP工艺从技术研发迈向规模化量产，为半导体先进封装产业升级注入国产动能。

KLA：AI赋能封装外观检测，破解先进封装精度与效率难题

在本次平行论坛最后，KLA ICOS中国区产品经理温群雄以《应对封装外观检测挑战的KLA解决方案》为主题演讲，聚焦先进封装外观检测的精度与效率痛点，展示了KLA从设备到AI技术的全维度解决方案，为封测厂商提升良率、降低成本提供支撑。

作为全球半导体检测设备领军企业，KLA成立于1976年，总部位于美国，2024年营收达108.5亿美元，员工超1.5万人，专业岗位中65%以上拥有博士或硕士学历，技术实力深厚。随着2.5D/3D封装、Chiplet等技术迭代，封装外观检测面临高精度计量、多维度缺陷识别和高效检测等多重需求与挑战。

针对这些挑战，KLA推出以ICOS™ T3/T7/T8系列为核心的解决方案，该系列设备具备高灵敏度缺陷检测能力，可精准捕捉微小裂纹、凸点异常等问题，同时提供准确的3D计量数据，支撑封装组件的精准分选；搭配CIRCL™-AP、Kronos M-11xx等设备，可覆盖晶圆级封装到最终组装测试的全流程检测需求，如SPTS等离子刻蚀/切割设备助力晶圆预处理，Surfscan® eDR7380™M实现晶圆表面缺陷筛查。

更关键的是，方案融入AI深度学习技术，通过机上实时智能分箱功能，无需人工复核即可精准分类缺陷类型，大幅降低误判率，同时避免人工操作带来的一致性问题，提升检测效率与稳定性。

温群雄表示，先进封装技术的升级正持续推高检测难度，KLA将持续深化设备+AI融合，以高灵敏度、高精准度、高效率的检测方案，助力封测厂商应对从传统封装到先进封装的检测挑战，为半导体产业链良率提升与成本优化提供关键保障。