芯片设计越来越复杂，英伟达用Vera CPU和AI智能体破局

随着 CPU、GPU、先进封装和系统设计的复杂度持续上升，芯片研发对仿真、验证和物理计算的需求也在快速增长。围绕这一变化，NVIDIA 正从底层计算平台和上层智能体工具两个方向切入工程设计流程。
 
近日，NVIDIA围绕电子设计自动化（EDA）及系统工程领域释放出两项重磅动作：一方面，将其专为高性能计算打造的 NVIDIA Vera CPU 深入部署至自身的下一代芯片研发流程，并与 Cadence、新思科技开展深度底层优化，实现关键 EDA 验证性能高达 1.5 倍的提升；另一方面，进一步扩展 NVIDIA Agent Toolkit，将架构重构的 PhysicsNeMo与CUDA-X库注入AI智能体，联动Nemotron 3 Ultra模型，开启了“自主 AI 工程师”驱动芯片与系统设计的全新范式。
 
 
 
Vera CPU进入EDA流程，提速1.5倍
 
尽管GPU与AI已经在物理版图布局、热分析等很多 EDA 环节展现出强大的加速能力，但在芯片设计的早期阶段——特别是逻辑仿真、形式验证以及部分数字实现任务中，工程工作负载依然高度依赖高性能单个CPU核心的算力、低时延架构以及高效的内存吞吐。
 
为解决这一制约研发迭代周期的算力瓶颈，NVIDIA将拥有88个定制“Olympus”核心的 Vera CPU 引入了下一代处理器的设计流程。测试数据与生态合作进展显示：
 
·关键验证加速1.5倍： 在生产级的形式验证平台 Cadence Jasper 与高性能功能验证解决方案 Synopsys VCS 的早期基准测试中，在同等 CPU 核心数下，Vera CPU 带来了最高 1.5 倍的性能提升。
 
·高协同与高吞吐架构：Vera集成了高能效LPDDR5X内存子系统与第二代NVIDIA Scalable Coherent Fabric（可扩展一致性互连架构）。这种高带宽、低时延的特性，直接提升了大型计算集群在面对海量回归测试（Regression Testing）时的并发吞吐能力，让工程团队在相同的时间窗口内能够完成更多方案的探索与验证，降低流片前的返工风险。
 
Vera 被部署到英伟达自身 CPU 和 GPU 的研发流程，具有一定的象征意义。NVIDIA透露，在Vera之后，还将推出搭载NVIDIA Rigel核心的下一代Rosa CPU。这种“用上一代CPU设计下一代CPU/GPU”的开发模式，标志着NVIDIA在硬件设计、软件优化和系统工程之间建立起了一个自我增强的反馈闭环。
 
Agent Toolkit与Nemotron赋能“自主 AI 工程师”
 
如果说Vera CPU是为传统计算密集型EDA任务提供了更为强劲的算力引擎，那么 NVIDIA Agent Toolkit 的升级，则是将 AI 深度融入了芯片设计的“大脑”。
 
随着物理、仿真、量子化学与芯片设计的深度交织，单个工程师已经难以兼顾多物理场的极其复杂的边缘情况。为此，NVIDIA通过Agent Toolkit引入了一系列智能体就绪（Agent-ready）的底层库与模型。
 
新增 AI 物理与底层加速库（CUDA-X & PhysicsNeMo）。PhysicsNeMo提供用于模型训练与部署的 AI 物理技能，将复杂的物理模型直接转化为智能体可调用的工程工具。全新的 CUDA 迭代稀疏求解器（cuISS）与直接稀疏求解器（cuDSS），针对 EDA 和物理仿真中极其棘手的大型稀疏线性系统提供高效求解能力，支持多 GPU 及多节点扩展。cuEST（量子化学）将高精度电子结构理论与量子化学仿真引入器件级尺度，极大加速了半导体微观器件的基态与激发态仿真。
 
在芯片设计领域，RTL（寄存器传输级）编码是智能体最早可能大规模介入的环节之一，也是风险较高的环节之一。与普通软件代码不同，RTL 描述的是硬件电路结构和时序行为。一个语法正确的 Verilog 模块，并不代表其功能、时序、面积和功耗一定符合要求。任何细微错误，都可能在后续综合和验证阶段被放大，甚至成为芯片流片失败的原因。
 
在这方面，NVIDIA依托研究团队推出的硬件设计智能体ACE-RTL，使 Nemotron 3 Ultra在Verilog设计基准测试中拔得头筹。由于支持企业在本地或私有云中基于专有数据进行后训练，Nemotron 3 Ultra解决了半导体巨头在引入大模型时对核心IP和数据隐私的后顾之忧。
 
三大EDA巨头集体入局，芯片设计迈向智能体时代
 
NVIDIA的技术升级迅速得到了全球半导体与EDA/CAD巨头的响应，产业生态正全面迈向由“智能体 AI”驱动的自主工程时代。
 
Cadence正将Nemotron、CUDA-X 和加速计算能力整合进 AuraStack AI Super Agent 和 Millennium M2000 平台，用于高级封装及 PCB 的多物理场设计。Cadence 宣称，部分工作负载的多物理场性能最高提升20倍。与此同时，Cadence 还在针对 Vera CPU 优化 Jasper等EDA工具。这意味着双方的合作已经同时覆盖上层智能体和底层计算平台。
 
新思科技则通过 Synopsys AgentEngineer，将 NVIDIA Agent Toolkit、NIM、Nemotron、NeMo Gym 和 NemoClaw 组合起来，构建跨芯片与系统设计的智能体工作流。例如，在 Ansys Icepak 散热仿真中，智能体可以完成仿真设置、前处理和后处理，从而减少工程师反复配置模型和分析结果的工作。同时，新思科技也正在评估 cuISS 在仿真求解中的应用，并针对 Vera CPU 优化 VCS。
 
西门子则将 Nemotron、NeMo Gym和CUDA-X与Fuse EDA AI 智能体结合，试图编排覆盖半导体、3D-IC、PCB和系统设计的多工具工作流。在西门子 Solido Characterization Suite 中，公司称相关智能体工作流使库特征分析速度提升超过10倍，并将 Token 成本降低到原来的十分之一以下。
 
除三大EDA厂商外，其他企业也在采用NVIDIA的工程计算能力。
 
三星正在使用cuLitho和CUDA-X加速计算光刻，并使用PhysicsNeMo进行芯片级热应力分析；Keysight使用cuDSS将电磁仿真速度最高提升10 倍；三星、新思科技和台积电正在将cuEST集成到GPU加速流程中，部分量子化学任务的速度最高提升50倍。Silvaco则利用32个通过NVLink互连的NVIDIA GPU，在不到4小时内完成了32亿网格节点的光子边缘耦合器仿真。
 
这些性能数字来自不同厂商、不同任务和不同测试条件，不能直接横向比较。但它们揭示了同一个方向：EDA 软件正在从单个工具的 AI 功能，走向跨工具、跨阶段的智能体编排。
 
而英伟达的目标不是取代EDA，而是成为EDA 的计算底座。NVIDIA向下提供 CPU、GPU 和互连平台，向中间层提供 CUDA-X、PhysicsNeMo 和加速求解器，向上提供 Nemotron 模型、Agent Toolkit 和智能体开发框架。EDA 厂商则负责将这些能力整合进具体设计工具和产业工作流。这与英伟达过去在 AI 领域建立平台优势的路径相似。
 
结语
 
从行业趋势看，随着先进制程放缓、Chiplet与先进封装加速落地，芯片设计的复杂度正从单颗芯片内部，进一步扩展到封装、互连、热、功耗和系统协同。EDA的竞争重点也因此不再只是某个工具能否跑得更快，而是能否打通设计、仿真、验证和优化流程，在更短周期内完成更多迭代。
 
从Vera CPU到PhysicsNeMo、CUDA-X，再到Nemotron和Agent Toolkit，NVIDIA正在顺着这一趋势，将底层算力、工程计算和智能体工作流连接起来。其真正瞄准的并不只是一次性能提升，而是芯片研发模式的变化：未来决定产品迭代速度的，不只是芯片本身的算力，也包括设计下一代芯片的“算力与智能”。当EDA从单点加速走向跨工具、跨阶段的自主协同，芯片竞争也将进一步延伸到设计效率和研发周期。