奕行智能亮相2025 RISC-V产业发展大会：以创新架构助推AI计算突破

11月24日-25日，“2025 RISC-V产业发展大会暨RDSA国际论坛”在珠海和澳门两地盛大举办。大会以“标准共建、生态协同”为主题，吸引了来自全球多个国家和地区的近千位科学家、院士专家和行业代表，共同探讨RISC-V技术突破、生态共建和场景落地等核心议题。
 
作为RISC-V国际协会和RISC-V工委会的战略成员，奕行智能积极推动RISC-V在AI计算领域的前沿探索。本次大会，奕行智能在主题演讲、圆桌讨论及展台展示等多个环节亮相，围绕计算架构创新与软硬协同等话题，与行业伙伴分享最新思考与实践成果。
 
独创计算架构：突破AI计算三大核心痛点
 
在珠海举办的“RISC-V 并行计算分论坛”，来自产学研的嘉宾代表，共同讨论RISC-V在并行计算领域的战略前沿与创新实践。在主旨演讲，奕行智能产品市场与生态负责人黄超以《软硬协同，助推RISC-V向AI计算新突破》为题，分享以下核心观点：


 
AI计算从“堆算力”走向“追效率”
生成式AI时代，计算量与Token消耗的爆发式增长，推动行业更加关注性能效率和TCO（总体拥有成本）。RISC-V开放、精简，RVV原生支持复杂向量计算，指令集图灵完备且具备可拓展性，允许在标准基础上拓展专用AI计算指令，从而平衡通用性与专用性，被认为是AI计算的理想底座。
 
VISA+RISC-V：兼顾通用性与性能效率的创新架构

奕行智能创新的计算架构，在底层硬件指令采用细粒度RISC-V指令的基础上，通过引入独创的虚拟指令（VISA）技术，解决以下三大行业痛点：

隔离软硬件迭代的互相影响：AI芯片的研发周期长达2~3年，不同代际芯片间存在硬件架构差异，指令增减、计算单元的大小、缓存分级以及缓存大小变化为上层软件兼容性带来挑战，为软件适配与维护带来巨大的复杂性。VISA作为中间抽象层，可以让上层的算子及编译器软件建立在此抽象之上，隔离硬件变化对上层软件带来的冲击。

解决向量计算的扩展能力：在硬件层面通过RVV的向量定制指令方式提供硬件扩展能力，同时VISA提供了软件层面的向量计算扩展——将细粒度指令封装并且优化成具备Tile语义的微内核，这样一套软硬扩展的方案使得架构在模型数量多变化快的基础上解决了通用与效率的兼顾。

解决AI编译过程中的陡降问题：在AI计算中，将高级的Tensor操作直接编译到底层SIMD指令时，由于两者抽象层级差距巨大，会导致编译实现困难，编译性能损失。VISA中使用软流水、循环展开等方式进行极致优化，AI编译器以及算子实现只需关注到VISA这个层级，简化了实现难度，提供了额外的性能优化空间。 

软硬协同，释放计算潜能

奕行智能以深度软硬协同的方式驱动硬件架构设计，将标量引擎、向量引擎与张量引擎三级异构单元，通过VISA与一套动态调度架构解决彼此之间的依赖关系，VISA宏指令在不同单元间顺序发射、乱序执行，提升了软件编程的体验，构建了"虚拟-物理"双层指令集桥梁，并搭配AI编译器、ESL仿真平台等全栈软件方案充分释放计算潜能。
 
Epoch系列AI芯片：作为优秀案例在主论坛被提及

在主论坛中，跃昉科技创始人兼CEO、RDSA产业联盟副会长江朝晖博士分享全球多个技术创新案例。其中，奕行智能的Epoch系列AI芯片作为“业界首款采用RISC-V与自研VISA虚拟指令集双融合的通用AI芯片”，因其在性能效率与通用可编程性之间的平衡表现亮眼，被作为代表性案例重点提及。
 
圆桌论坛与展台：共塑RISC-V生态未来

在“RISC-V + Chiplet + DSA 技术融合创新与生态共建”分论坛中，黄超与多位产学研专家围绕从场景到算法、从IP到架构、从Die到Chip的生态构想展开讨论，共同探讨开放协作模式下的芯片创新路径。在企业展区，奕行智能展示了软硬协同的创新解决方案，吸引了众多行业伙伴前来交流。
 
本次RISC-V产业大会不仅展现了RISC-V生态的加速成熟，也见证了其向AI计算领域加速演进。奕行智能将继续深化软硬协同创新，为客户提供平衡性能效率和通用可编程性的方案。
 
关于奕行智能
奕行智能，一家专注于新一代通用AI计算技术的芯片设计及解决方案公司。作为RISC-V国际协会和RISC-V工委会的战略成员，奕行智能以先进的计算架构、软件工具链为核心技术，深度融合RISC-V开放指令集与独创的AI计算架构，提供满足客户极致TCO需求的AI计算芯片，为客户提供高效、灵活、可扩展的AI计算加速解决方案。