重庆万国：硅光SOI晶圆需在顶硅、BOX与衬底电阻率间精准取舍

9月21日，在2026国际RF-SOI论坛上，重庆万国硅光事业部总监朱继光发表了题为《硅光器件对SOI硅片的需求分析》的演讲，系统解析了硅光SOI晶圆的三大关键参数——顶硅、BOX氧化层和衬底硅——对光器件性能的影响。
 

 
朱继光首先指出，硅光SOI晶圆主要包括顶硅、BOX氧化层和衬底硅三部分。顶硅用于形成波导和器件，厚度变化会直接影响器件体积与性能；BOX对顶硅中的模场形成约束，同时影响垂直方向散热；衬底硅对高频器件有明显影响，高阻硅能明显降低衬底寄生传导与串扰。
 
他对比了三种主流顶硅厚度。顶硅厚度增加，单模波导宽度下降，侧壁粗糙度对波导损耗影响上升，光栅散射增强，方向性显著提升，有利于增加光栅耦合效率；但层间耦合器结构需要更小的tip尺寸完成高效耦合。他引用仿真数据：O-band安全上限在220nm、270nm、380nm下分别为380nm、330nm、250nm波导宽度；C-band分别为450nm、420nm、330nm。
 

 
“顶硅厚度增加，硅波导对CD波动更加敏感。”朱继光分享道，∂neff/∂w显著增加，MRR及其他谐振器件的谐振峰受CD变化偏移加重。数据显示，220nm、270nm、380nm下±5nm CD变化对应谐振峰移动分别为±3.8nm、±5.56nm、±11.69nm。他特别指出，270nm附近存在TE/TM有效折射率接近的设计点，为偏振不敏感器件提供更好的相位匹配条件。
 
在Transition耦合方面，220nm顶硅在尖端90nm时即可实现0.1dB以下耦合损耗；380nm顶硅与SiN之间的Transition tip需降低至60nm或增加浅刻蚀过渡阶梯。光栅方面，中心波长损耗受顶硅厚度和BOX厚度影响不明显；1dB带宽220nm优于270nm，相同顶硅厚度下BOX厚度增加则带宽减小，3um BOX情况下270nm顶硅带宽明显降低，但在规格范围内波动幅度可以接受。
 
BOX：2um与3um的路线选择
 
朱继光表示，2um BOX更成熟、更利于散热，是大部分硅光Fab厂的首要选择。高约束strip/ring/MZI通常已足够抑制衬底泄漏，热路径短，适合高功率PD/modulator周边散热；但EC、SiN大模场区需单独验证泄露模，必要时增加undercut/trench结构。3um BOX则对大模场端面耦合效率更高，对SiN扩模、低约束EC及大模场结构有更大的衬底泄漏裕量，是高性能EC平台的重要候选方案；不过衬底散热能力减弱，有利heater低功耗，但热串扰/热时间常数需联合优化，GC向下辐射相位随BOX改变，必要时需重新扫厚度/反射相位。
 

 
他特别提到SiN EC性能：“SiN集成EC，将光纤接口交给低折射率SiN和3um厚度BOX，可显著放宽光纤对准，本结构仿真能够实现约1dB以内耦合损耗。”当前硅光模块量产的主流选择是3um BOX加倒梯形SiN结构，通过增加SiN层数能够实现0.3dB以下的耦合损耗。
 
衬底电阻率：高速器件优先1000 Ω·cm
 
在衬底电阻率方面，朱继光对比了10 Ω·cm与1000 Ω·cm。行波电极射频损耗与衬底电阻率强相关，高阻衬底损耗显著降低；仅增加BOX厚度，损耗会略微降低。仿真显示，40GHz下行波电极射频损耗在HR_2um、HR_3um、LR_2um、LR_3um下分别为0.47、0.45、1.26、1.10 dB/mm。MZI调制器方面，高阻衬底可提升调制器带宽约10%，仅增加BOX厚度带宽略微增加；HR_2um、HR_3um、LR_2um、LR_3um的调制器带宽分别为48.1、48.3、44.7、45.5 GHz。
 

 
“高速行波器件优先选择1000 Ω·cm。”他强调，高阻衬底可降低TW-MZM/CPW的衬底损耗和RF串扰，对纯无源光学器件影响较小；无源/GC/EC等器件不需要根据衬底换工艺平台，更换衬底器件改动较小。
 
据介绍，重庆万国硅光工艺平台以市场需求为导向，为客户提供稳定量产代工服务，提供多种合作模式，支持定制化工艺开发至量产。根据规划，2026年Q3-Q4推进180nm硅光集成光模块发端PDK0.5、PDK1.0、工艺产品可靠性、100G量产；2027年Q1-Q2推进单波200G PDK2.0、SiN工艺平台、相干低损耗SiN工艺开发PDK1.0；2027年Q3-Q4推进高速PD光模块收端200G PDK开发、开放试用；2028年推进65nm硅光集成光互连、外协关键光刻、工艺及PDK开发、PDK1.0、TFLN 400G调制、跨公司协同设计平台开放试用。
 

 
朱继光最后总结道：顶硅厚度220nm是大部分硅光平台的主流选择，器件生态及工艺成熟度最高；采用2-3um BOX可覆盖主流应用，若进一步引入SiN波导，可提升EC模式转换、耦合工艺窗口与功率承受能力，适合规模量产平台。
 
顶硅厚度270nm具有很强的平衡点，在光学约束、GC性能与工艺鲁棒性之间具有较好折中；优化GC仿真可实现约1dB级耦合损耗；其CD敏感度高于220nm约46%，但显著低于380nm，是兼顾性能与工艺窗口的候选平台。
 
高阻衬底主要改善高速RF性能，可降低TW-MZM/CPW的衬底损耗和RF串扰，对纯无源光学器件影响较小。