芯原：立足多项量产实践，FD‑SOI 破解边缘 AI 设计难题

9月20日，在第十一届上海FD-SOI论坛现场，芯原股份设计实现高级总监朱炯发表题为《FD-SOI赋能边缘AI：芯原在体偏置设计、嵌入式MRAM和3D异构集成上的量产实践》的演讲，系统回顾了芯原在FD-SOI领域十余年的生态成果，并聚焦端侧AI与可穿戴AI的新需求，分享了多套已流片的解决方案。


朱炯在演讲中首先回顾了芯原在FD-SOI领域的远见策略。作为最早与GlobalFoundries在22nm FDX工艺上合作的工作组之一，芯原共同发表了首个PPA案例和衬底偏置应用数据。过去几年，团队在3个不同FD-SOI工艺节点上流片了20多颗芯片，涵盖正向/反向偏置及自适应体偏置应用。

他分享了芯原FD-SOI工作组“IP First”的成果：基础IP包括Memory Compiler、IO、Standard Cell；模拟混合信号IP覆盖PLL、POR、ADC、DCDC、LDO、CODEC、PVT-Sensor等；射频IP涵盖BLE、BTDM、802.11ah、802.15.4g、Cat-1、NB-IoT、GNSS等；基带同样完整。此外，芯原还展示了MIPI、USB、HDMI、PCIe、SD/eMMC、SERDES等接口IP，其中多项通过ISO 26262认证。


“我们预测并准备了多年，”朱炯分享道，“2017年布局体偏置，2020年应用落地；2018年汽车级，2021年应用；2019年射频IP，2021年应用；到2023年，已经积累了多个成功案例。”数据显示，芯原已开发60多款模拟和数模混合IP，向47个客户授权330多次FD-SOI IP核，承接约49个芯片设计项目，其中40个已流片。


朱炯指出，边缘AI面临性能、功耗与成本的不可能三角。FD-SOI的自适应体偏置（ABB）正是破局关键。他分享道，采用正向体偏置可实现更快频率：ABB + 0.8V达到1.6GHz，与FinFET 0.9V相当；ABB + 0.9V达到1.8GHz，高于FinFET 0.9V。结合芯原NPU，该方案已实现量产，兼顾低空闲功耗与高突发性能。


在超低功耗方面，ABB核心通过NW/PW调节，可使总功耗降低50%，再降45%；待机功耗降低15—25倍，从300—500μW降至20μW以下。朱炯表示，这对于电池供电的边缘AI设备至关重要。


针对AI模型权重存储，朱炯对比了SRAM、Flash和MRAM：SRAM速度快但单元大、漏电高、易失；Flash密集但唤醒需片外加载；MRAM读取速度接近SRAM，非易失，单元尺寸约为SRAM的2/3，且近零待机。他认为，MRAM为边缘AI提供了兼顾性能与非易失性的存储方案。

朱炯强调，可穿戴边缘AI离不开无线连接。芯原的无线IP平台涵盖BLE、BTDM、Wi-Fi Aware等，针对边缘AI优化了待机功耗、面积和效率，快速唤醒能力实现无缝“即时响应”。

在3D异构集成方面，他展示了AI眼镜的MicroLED 3D堆叠方案：22nm FD-SOI结合先进封装，将驱动、GaN晶圆、QD阵列和microLens堆叠，采用Cu-Cu混合键合，像素间距2—4μm，缩短驱动到像素距离，实现更高PPI。

朱炯最后表示，FD-SOI正在从工艺优势走向量产实践，芯原愿以完整的IP平台和流片经验，助力边缘AI与可穿戴AI产品加速落地。